【技术实现步骤摘要】
本专利技术属于集成电路领域，涉及一种基于2t-2c铁电存储单元的布尔逻辑存内运算电路。
技术介绍
1、近年来，随着人工智能、物联网等技术的不断发展，各种深度学习算法层出不穷，对于芯片算力的要求也不断提高，传统的冯·诺依曼架构已经无法满足日益庞大的数据计算要求。在冯·诺依曼架构中，数据的存储与处理是分离的，存储器与处理器之间通过数据总线进行传输，这样的结构会有几个缺点。首先，存储器的访问速度远远小于处理器的运算速度，所以系统整体的运算速度会受到带宽的限制，导致处理器的实际算例远低于理论算力，难以满足智能芯片计算快，响应准的需求，这一问题被称为“内存墙”问题。通过增加总线的带宽和时钟频率可以提高数据传输的速度，从而在一定程度上提高处理器的性能，但同时这会导致大的功耗和集成成本，且其扩展性也严重受限。其次，在冯.诺依曼架构中存储模块与计算模块分离，数据会频繁的在存储模块和计算模块之间传输，这会产生巨大的传输功耗(传输功耗占整体功耗的70％)，这也被成为“功耗墙”问题。例如，英伟达的研究报告指出，浮点运算所需要的数据传输功耗是数据处理功耗的大约200倍。上述的“内存墙”和“功耗墙”问题并称为冯.诺依曼架构的瓶颈。
2、为了突破冯·诺依曼架构的瓶颈，目前提出了近存算架构和存内计算架构两种新型架构，其中近存计算架构是通过高速借口，三维堆叠和增加片上缓存等方法来增加数据的带宽，同时把处理器和存储器之间的距离缩小以减小功耗。采用三维堆叠技术和增加片上缓存两种方法在业界已经得到了广泛的应用。然而近存算架构还是属于冯·诺依曼架构，只能通
3、迄今为止，业界已经开发出了基于静态随机存储器(sram)，动态随机存储器(dram)，闪存(flash)，阻变存储器(reram)，相变存储器(pcm)，铁电晶体管(fefet)，磁存储器(mram)等多种存算一体架构，但是他们在产业化的路上仍然面对着各种问题与挑战。sram具有工艺成熟，工艺节点先进的优点，但是属于易失性存储器，掉电会导致数据丢失。sram的存算一体单元占用面积也较大，不利于高度集成，高计算性能的存内计算芯片。dram同样具有成熟的工艺，并且dram的存算一体单元面积较小，但是和sram一样属于易失性存储器，无法在掉电的情况下保存数据。并且由于dram采用电容存储数据，需要定期刷新且存在漏电现象，难以实现高精度的存内计算，dram被广泛的应用于三维堆叠的近存计算架构中。reram具有非易失性，可以在掉电的情况下保存数据，并且能够实现大规模的交叉点阵列，是未来实现存算一体芯片产业化的潜力芯片之一；但是目前reram的工艺尚不成熟，reram需要较大的编程电压所以难以采用先进节点制造，reram存内计算的多比特存内计算精度较差(一般低于8bit)，且鲁棒性较差。相变存储器pcm同样属于非易失存储器，且能够实现大规模的交叉阵列，但是pcm的读写功耗较大，读写速度慢并且耐久性差。fefet为非易失性存储器，且能够实现交叉点阵列，但是目前工艺还不成熟，且数据保持特性差，读写耐受力较差。mram是非易失存储器，具有高耐久性、高速度、低功耗等优点，且mram的工艺相对成熟，扩展性好，但是mram的高阻值状态和低阻值状态的比率较低(约250％)，在多比特存内计算时的可靠性较低。flash是非易失性存储器，且工艺成熟，成本低，已经实现了量产的存内计算芯片；但是flash在微缩性方面仍然有待进一步的提升，并且flash的编程时间较长。
4、本专利技术首次提出了基于2t-2c铁电存储器(fram)单元的存内计算单元，并设计了在fram存内计算单元内实现布尔逻辑运算的方法和时序。相较于dram和sram，fram作为非易失存储器，具有在掉电时保存数据的能力，有利于低功耗设计；而且铁电电容不存在漏电的问题，相较于dram，fram的存内计算有更好的可靠性。与其余用于存内计算的非易失存储器相比(reram，pcm，mram，flash，fefet)fram存储器具有低于mram，flash和pcm的读写功耗，拥有比flash，pcm更快的读写速度，还拥有高于flash，reram，pcm的读写次数；除此以外，基于氧化铪薄膜的fram还具有和cmos工艺兼容度高以及抗辐射能力强的优势。因此，本专利技术提出的2t-2c铁电单元存内计算结构拥有高可靠性，高耐受性，低功耗等优点，有望应用人工智能芯片和ai神经网络中。
技术实现思路
1、本专利技术设计并提出了基于电容式铁电存储单元fram的存内计算单元架构，并给出了在fram存内计算单元中实现与、或、非布尔逻辑运算的方法，并对其功能，时序进行了仿真验证。
2、为了实现高可靠性的存内运算，本专利技术设计了基于2t-2c的fram存内运算单元，该单元以铁电电容来实现数据的非失存储。铁电存内运算结构如图1所示，由大于等于三个的2t-2c fram单元组成，该单元采用数据互补的铁电电容作为参考单元，在做存储时，一次仅激活一条字线；在做存内计算时，一次至少激活三条字线将存储单元的数据在bl(位线)相加(如图2所示)。与bl相连的铁电电容叫做计算单元，与bln(互补位线)相连的铁电电容为参考单元，在对存储单元写入数据时，由于bln上的电位与bl的电位相反，因此写入参考单元与计算单元的数值相反，将bln接到锁存型灵敏放大器的一端作为参考电压，并将bl接到锁存型灵敏放大器的另一端(锁存型灵敏放大器会对比两端的电压，将高电位的一端电压拉升到vdd，低电位的一端电压拉低到0)。以一次激活三条字线为例，如图2所示，在计算时同时激活w1,w2,w3，三条字线，并在板线pl上施加一个脉冲，将a1，b1，c1中存储的数据全部输送到bl上，同时a2,b2,c2中存储的数据全部输送到bln上，由于bl与bln连接在锁存型灵敏放大器的两端，bl与bln中电压更大的会被拉高到vdd，电压更小的会被拉低到0。以图2为例，如果在a1,b1,c1中写入数据110，在a2,b2,c2中写入的数据则为001，当激活w1,w2,w3后，bl处的电压将大于bln处的电压，在经过锁存型灵敏放大器放大后，bl位线上的电压将被拉升到vdd，bln的电压将被拉低到0，输出bl结果为vdd。可以看到由于采用互补的铁电电容作为参考，对于三个输入a、b、c，当有2个或3个输入为1时，输出为1，当只有1个或者0个输入为1时，输出为0。基于此可以得到2t-2c铁电存内运算单元的表达式：
3、out＝a+b+c (1)
4、化简过后，可以得到
5、...
【技术保护点】
1.一种基于铁电存储器(FRAM)2T-2C单元的存内计算电路，其特征在于，由大于等于3个的2T-2C FRAM存储单元组成，在进行逻辑运算时最少要同时激活三条2T-2C单元的字线，此时参与计算的单元包括6个铁电电容A1、A2、B1、B2、C1、C2。6个铁电电容一端与板线PL相连，另一端通过一个开关晶体管与一对互补位线BL、BLN相连，每一个开关晶体管的栅极与字线WL相连接，BL，BLN分别与锁存型灵敏放大器的两端相连，对一组2T-2C铁电电容的读写操作与FRAM 2T-2C铁电电容的读写操作相同。
2.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路，其特征在于，一对位线BL，BLN上可以挂载多个2T-2C单元，对不同数量的FRAM单元进行调用可以组合成不同的逻辑计算。
3.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路，其特征在于，在写入数据时，BL与BLN上的电位相反，因此在2T-2C单元中的两个电容中写入相反的数据，定义一列的电容中写入的数据作为对比数据，另一列的数据作为存储/计算数据。
4.根据
5.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路，其特征在于，进行读数据时，一次只能激活一条WL；在进行写数据时，只要写入的数据相同，可以同时激活多条WL对多个2T-2C单元写入数据；在进行计算时，需要同时激活最少三条WL。
6.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路，其特征在于，设计了一种4T-2C的FRAM非逻辑运算电路，包括两个铁电电容A1、A2和四个开关管，每个A1、A2的一端与PL相连，另一端与两个开关管的源极相连。A1的一个开关管的栅极与字线WL相连，漏极与BL相连，另一个开关管栅极与WLN相连，漏极与BLN相连接；A2的一个开关管的栅极与WL相连，漏极与BLN相连，另一个开关管栅极与WLN相连，漏极与BL相连。
7.根据权利要求6所述的一种基于FRAM 4T-2C单元的非逻辑运算电路，其特征在于，在进行非逻辑运算时，激活字线4T-2C单元的字线WLN，将BL与BLN上的数据按照非逻辑写入铁电电容A1、A2中；在进行数据读写、数据计算时，激活4T-2C单元的字线WL，对A1、A2写入数据、读出数据或者读出数据参与计算。
8.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路和权利要求6所述的一种基于FRAM 4T-2C单元的非逻辑运算电路，其特征在于，设计了一种进行与非和或非计算的FRAM存内计算单元，该单元需要调用3个2T-2CFRAM单元和1个4T-2C单元，能够实现FRAM存内与非和或非计算。
9.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路和权利要求6所述的一种基于FRAM 4T-2C单元的非逻辑运算电路，其特征在于，设计了一种进行同或和异或计算的FRAM存内计算单元，该单元需要调用5个2T-2CFRAM单元和2个4T-2C单元，能够实现FRAM存内异或和同或计算。
10.根据权利要求1所述的一种基于FRAM 2T-2C单元的存内计算电路和权利要求6所述的一种基于FRAM 4T-2C单元的非逻辑运算电路，其特征在于，通过设计对应的时序将一对位线上的2T-2C存内计算电路和4T-2C非逻辑运算电路结合，即可实现所有的布尔逻辑运算。
...【技术特征摘要】
1.一种基于铁电存储器(fram)2t-2c单元的存内计算电路，其特征在于，由大于等于3个的2t-2c fram存储单元组成，在进行逻辑运算时最少要同时激活三条2t-2c单元的字线，此时参与计算的单元包括6个铁电电容a1、a2、b1、b2、c1、c2。6个铁电电容一端与板线pl相连，另一端通过一个开关晶体管与一对互补位线bl、bln相连，每一个开关晶体管的栅极与字线wl相连接，bl，bln分别与锁存型灵敏放大器的两端相连，对一组2t-2c铁电电容的读写操作与fram 2t-2c铁电电容的读写操作相同。
2.根据权利要求1所述的一种基于fram 2t-2c单元的存内计算电路，其特征在于，一对位线bl，bln上可以挂载多个2t-2c单元，对不同数量的fram单元进行调用可以组合成不同的逻辑计算。
3.根据权利要求1所述的一种基于fram 2t-2c单元的存内计算电路，其特征在于，在写入数据时，bl与bln上的电位相反，因此在2t-2c单元中的两个电容中写入相反的数据，定义一列的电容中写入的数据作为对比数据，另一列的数据作为存储/计算数据。
4.根据权利要求1所述的一种基于fram 2t-2c单元的存内计算电路，其特征在于，在调用三个fram单元做存内计算时，c1，c2中存储的信号作为一个使能信号，当c1，c2中存储的数据为1时，进行a或b运算；当c1，c2中存储的数据为0时，进行a与b运算。
5.根据权利要求1所述的一种基于fram 2t-2c单元的存内计算电路，其特征在于，进行读数据时，一次只能激活一条wl；在进行写数据时，只要写入的数据相同，可以同时激活多条wl对多个2t-2c单元写入数据；在进行计算时，需要同时激活最少三条wl。
6.根据权利要求1所述的一种基于fram 2t-2c单元的存内计算电路，其特...
【专利技术属性】
技术研发人员：贺程宇，李建军，李威，李启权，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。