一种延时控制电路、方法和半导体存储器技术

本公开实施例提供了一种延时控制电路、方法和半导体存储器，该延时控制电路包括译码模块和延时模块，其中：译码模块，用于接收模式寄存器信号，对模式寄存器信号进行译码处理，生成至少一个译码信号；延时模块包括至少一个延时子模块，用于根据至少一个译码信号从至少一个延时子模块中确定被选择的目标延时模块，根据目标延时模块和外部时钟信号对接收到的初始命令信号进行延时处理，得到目标命令信号；其中，目标命令信号与初始命令信号之间的时间间隔满足预设时序条件。这样，该延时控制电路能够利用模式寄存器信号来选择目标延时模块，从而保证命令信号之间的时间间隔满足预设时序条件，进而提升存储器性能。

【技术实现步骤摘要】

本公开涉及半导体，尤其涉及一种延时控制电路、方法和半导体存储器。

技术介绍

1、随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(double data rate，ddr)传输的存储器等器件。

2、以动态随机存取存储器(dynamic random access memory，dram)为例，错误检查与清除(error check and scrub，ecs)操作允许dram内部读取、修改检测到的错误码字，并将修正后的数据写回存储阵列。在执行ecs操作的过程中，dram需要不同命令来实现不同的功能，内部产生不同命令之间存在时序的要求。然而，在实际应用中，不同命令之间的时序可能不满足时序条件，影响了存储器的性能。

技术实现思路

1、本公开实施例提供了一种延时控制电路、方法和半导体存储器。

2、第一方面，本公开实施例提供了一种延时控制电路，包括译码模块和延时模块，其中：

本文档来自技高网...

【技术保护点】

1.一种延时控制电路，其特征在于，包括译码模块和延时模块，其中：

2.根据权利要求1所述的延时控制电路，其特征在于，所述译码模块，具体用于对所述模式寄存器信号进行译码处理，确定延时时间间隔；根据所述延时时间间隔，生成所述至少一个译码信号；其中，所述延时时间间隔与所述外部时钟信号的时钟频率之间具有对应关系。

3.根据权利要求1所述的延时控制电路，其特征在于，所述至少一个延时子模块的数量为N个，N为大于0的整数，其中：

4.根据权利要求3所述的延时控制电路，其特征在于，所述译码模块，还用于在生成所述至少一个译码信号的过程中，若第j个译码信号为第一值，则确定...

【技术特征摘要】

1.一种延时控制电路，其特征在于，包括译码模块和延时模块，其中：

2.根据权利要求1所述的延时控制电路，其特征在于，所述译码模块，具体用于对所述模式寄存器信号进行译码处理，确定延时时间间隔；根据所述延时时间间隔，生成所述至少一个译码信号；其中，所述延时时间间隔与所述外部时钟信号的时钟频率之间具有对应关系。

3.根据权利要求1所述的延时控制电路，其特征在于，所述至少一个延时子模块的数量为n个，n为大于0的整数，其中：

4.根据权利要求3所述的延时控制电路，其特征在于，所述译码模块，还用于在生成所述至少一个译码信号的过程中，若第j个译码信号为第一值，则确定除所述第j个译码信号之外的其他译码信号均为第二值；其中，所述第一值与所述第二值不同，且j为大于0且小于或等于n的整数。

5.根据权利要求4所述的延时控制电路，其特征在于，第j个延时子模块与第j个译码信号之间具有对应关系，其中：

6.根据权利要求5所述的延时控制电路，其特征在于，所述第j个延时子模块包括第j个选择模块和第j个移位寄存模块，且所述第j个选择模块的第一输入端用于接收所述初始命令信号，所述第j个选择模块的第二输入端用于接收第一输入信号，所述第j个选择模块的输出端与所述第j个移位寄存模块的输入端连接，其中：

7.根据权利要求6所述的延时控制电路，其特征在于，所述第j个移位寄存模块包括m个移位寄存器...

【专利技术属性】
技术研发人员：黄泽群，孙凯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：