本公开是关于半导体技术领域，涉及一种掩膜版及其布局方法、芯片的排版图形。本公开的掩膜版包括：芯片图形区，芯片图形区包括多个沿第一方向间隔分布芯片图形组，芯片图形组包括多个沿第二方向间隔分布的芯片图形，第一方向与第二方向相交；每个芯片图形...

本公开实施例提供一种半导体结构及其制造方法。该制造方法包括：形成初始半导体结构，所述初始半导体结构包括基底及设置在所述基底表面的多个彼此独立的位线结构，所述位线结构侧壁覆盖有第一绝缘层，所述第一绝缘层表面覆盖有第二绝缘层，所述第一绝缘层...

本公开提供一种动态随机存储器测试方法及装置，涉及存储器技术领域。动态随机存储器包括衬底和多个存储单元，各个存储单元包括存储电容和第一晶体管，各个存储单元的存储电容通过对应的第一晶体管与衬底电连接。该方法包括：通过将向衬底施加的电压从第一...

本公开提供一种半导体封装结构及其制备方法，半导体封装结构包括：第一基板；处理器模块和芯片堆叠结构，均设置在第一基板的第一平面，芯片堆叠结构包括：第一半导体芯片，与第一基板连接；第二半导体芯片堆叠结构，位于第一半导体芯片上，包括多个沿第一...

本公开提供一种半导体封装结构，涉及半导体技术领域，半导体封装结构包括：基板；至少一个芯片堆叠结构，设置在基板上，每个芯片堆叠结构包括垂直堆叠的多个第一芯片，每个第一芯片中包括第一导电插塞组，相邻两个第一芯片之间设置有连接层，连接层中设置...

本公开提供一种动态随机存储器测试方法及装置，涉及存储器技术领域。动态随机存储器包括衬底和多个存储单元，各个存储单元包括存储电容和第一晶体管NMOS晶体管，各个存储单元的存储电容的第一极板与对应第一晶体管的漏极电连接，各个存储单元的第一晶...

本申请涉及一种图像量测方法、装置、计算机设备、存储介质和计算机程序产品。方法包括：提取采样图片中与目标图形相关的图片指标采样值，且提取模板图片中的图片指标标准值；依据图片指标采样值与图片指标标准值的差值，判断目标图形是否存在异常；当目标...

一种半导体结构及其形成方法，所述形成方法包括：在提供基底，所述基底包括正面和所述正面相对的背面，沿所述正面刻蚀所述基底，在所述基底中形成至少一个初始刻蚀孔，所述初始刻蚀孔具有第一深度；在所述初始刻蚀孔的四周侧壁表面上以及所述基底的正面上...

本公开提供一种芯片的静电保护电路，静电保护电路包括第一端和第二端，静电保护电路包括：触发电路，与静电保护电路的第一端和静电保护电路的第二端连接，用于在静电保护电路的第一端或静电保护电路的第二端有静电电荷时输出触发信号；泄放晶体管，与触发...

本公开实施例公开了一种半导体结构及其制造方法。所述半导体结构包括：衬底；位于所述衬底上方的至少一个有源柱堆叠结构，所述有源柱堆叠结构包括沿竖直方向依次堆叠分布的多个有源柱，所述有源柱沿第一方向延伸，所述第一方向与水平面平行，在竖直方向上...

本公开是关于半导体技术领域，涉及一种半导体结构及其形成方法、存储器，本公开的半导体结构包括衬底、第一介质层、导电层及半导体层，其中：衬底包括有源区，有源区内具有字线沟槽；第一介质层随形贴附于字线沟槽内；导电层位于第一介质层表面，且填充部...

本公开实施例提供一种存储器和存储系统，所述存储器包括：衬底；位于所述衬底内的控制电路层；所述控制电路层中包括所述存储器的至少部分控制电路；至少两个存储结构层；所述至少两个存储结构层依次堆叠在所述控制电路层上；所述存储结构层包括多个阵列排...

本申请提供一种半导体结构及其制备方法，用于解决半导体结构的电学性能可靠性的技术问题，该半导体结构的制备方法包括：提供衬底，衬底包括晶体管结构；在衬底上形成叠层结构，叠层结构包括沿衬底的厚度方向依次层叠设置的介质层和绝缘层，绝缘层设置在介...

本公开实施例公开了一种半导体结构及其制备方法，其中，所述半导体结构包括：多个芯片，多个所述芯片沿第一方向依次堆叠，所述第一方向为垂直于所述芯片的平面的方向；每个所述芯片包括：基底；n个第一导电结构，沿第一方向贯穿所述基底，所述n大于或等...

本公开涉及一种湿法刻蚀装置及方法，用于对待刻蚀物的待刻蚀表面上多个待刻蚀区进行非等量刻蚀，湿法刻蚀装置包括刻蚀剂喷头、温控部、检测部及控制部；温控部设置于刻蚀剂喷头的刻蚀剂输送管路；检测部用于检测刻蚀剂输送管路向刻蚀剂喷头输送刻蚀剂的实...

本公开提供了一种净化气体的控制方法及半导体设备，净化气体的控制方法包括：获取晶圆传送盒相对机台的位置信息和/或机台的运行信息；根据位置信息和/或运行信息，确定运行阶段；根据运行阶段，控制净化气体的流量。本公开中，通过获取晶圆传送盒相对机...

本公开实施例公开了一种数据采样电路、延时检测电路及存储器。数据采样电路包括：第一信号路径和第二信号路径。第一信号路径，被配置为接收第一信号，将第一信号处理并传输。第一信号路径具有第一延时；第一延时包括：第一物理延时和补偿延时。第二信号路...

本公开涉及一种半导体结构及其形成方法。所述半导体结构包括：衬底，所述衬底内包括第一掺杂区；熔丝组件，包括接触插塞和熔丝结构，所述接触插塞包括与所述第一掺杂区电连接的第一端部、以及沿第一方向延伸出所述衬底的第二端部，所述熔丝结构沿所述第一...

本公开实施例提供一种半导体结构及其形成方法，其中，所述方法包括：提供基底，所述基底包括沿第一方向延伸、且沿第二方向交替排列的有源条和第一沟槽；所述第一方向和所述第二方向为所述基底所在平面内的任意两个方向；在所述第一沟槽的底部形成沿所述第...

本公开实施例提供一种晶体管、半导体结构、存储器及半导体结构的形成方法、存储器的形成方法。其中，晶体管包括：源极结构、沟道、漏极结构以及栅极结构；其中，沟道沿第一方向依次具有相对设置的第一端面和第二端面；源极结构从第一端面沿第二方向延伸，...