集成肖特基结的功率器件结构及其制造方法技术

本发明专利技术提供一种集成肖特基结的功率器件结构及其制造方法，包括：N型外延层，其具有表面形成氧化层的第一沟槽、第二沟槽及第三沟槽，所述第一沟槽底部形成有肖特基结，所述第二沟槽中有与所述肖特基结相连的肖特基金属层；绝缘材料及栅介质层；互连的多晶硅；P型体区及N型源区；源极金属层以及栅极金属层。本发明专利技术采用了全沟槽结构，将栅多晶硅下陷道沟槽中，上面通过氧化膜隔离，并通过另外的沟槽引出到栅电极上，因此无需单独的电极接触光刻工艺，避免了传统的沟槽型功率器件因为电极接触对准偏离而造成的阈值Vt漂移等问题，并且有效减小功率器件的脚距，可实现更高的器件密度。

【技术实现步骤摘要】
集成肖特基结的功率器件结构及其制造方法
本专利技术属于半导体设计及制造领域，特别是涉及一种集成肖特基结的功率器件结构及其制造方法。
技术介绍
随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。现有的肖特基二极管一般是贵金属(金、银、铝、铂等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的贵金属中扩散。显然，贵金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到贵金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体朝向贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属向N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。可见，肖特基二极管是基于金属和半导体接触的整流特性进行工作的多数载流子器件，具有正向压降低、反向恢复电流小、开关速度快、噪声系数小、功耗低等特点，目前广泛应用于开关电源、变频器、驱动器等领域。目前功率器件与肖特基集成主要是对功率器件的源端(source)和漏端(drain)起保护作用，而现有的功率器件与肖特基集成通常有以下两种方式：第一种方式：功率器件与肖特基器件分别为单独的芯片器件，在封装的时候通过封装连线集成在一起，此方法需要单独提供两种器件，并通过封装等后端工艺将两种器件集成在一起，成本较高。第二种方式：功率器件和肖特基器件在制造过程中一起形成在一个芯片上，但是目前传统的集成方式为功率器件集成平面的肖特基器件，肖特基器件几乎要占器件芯片总面积的一半，不利用器件的面积降低。基于以上所述，提供一种集成肖特基结的功率器件结构及其制造方法实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种集成肖特基结的功率器件结构及其制造方法，用于解决现有技术中肖特基结与功率器件集成成本高、面积大的问题，以使肖特基结和功率器件比较好的集成在一起，保证肖特基结对功率器件源端和漏端之间的保护作用，同时不占用芯片的面积，使器件可以缩小面积，降低成本。为实现上述目的及其他相关目的，本专利技术提供一种集成肖特基结的功率器件结构，所述功率器件结构包括：N型外延层，所述N型外延层中形成有相互贯通的第一沟槽、第二沟槽及第三沟槽；氧化层，形成于所述第一沟槽、第二沟槽及第三沟槽表面，所述第一沟槽底部的氧化层被去除，且所述第一沟槽底部的N型外延层中形成有P型掺杂区；金属硅化物，形成于所述第一沟槽底部，以形成肖特基结，所述第二沟槽中填充有与所述肖特基结相连的肖特基金属层，所述第二沟槽中的肖特基金属层作为肖特基结的引出端；绝缘材料，填充于所述第一沟槽及第三沟槽内，所述第一沟槽及第三沟槽内的部分绝缘材料被去除分别形成多个互连的第四沟槽及第五沟槽，所述金属硅化物上保留有部分的绝缘材料；栅介质层，形成于所述第四沟槽及第五沟槽的侧壁；互连的多晶硅，填充于所述第四沟槽及第五沟槽内，所述第四沟槽的多晶硅表面形成有绝缘层，所述第五沟槽的多晶硅作为栅极引出端；P型体区，形成于所述外延层表层；N型源区，形成于所述P型体区中；源极金属层以及栅极金属层，所述栅极金属与所述栅极引出端接触，所述源极金属层与所述N型源区及肖特基结的引出端接触。优选地，所述氧化层的厚度为50nm～1000nm。优选地，所述N型外延层的掺杂浓度为1E15～1E16/cm3，所述P型掺杂区的掺杂浓度为1E14～1E15/cm3，所述P型体区的掺杂浓度为1E14～1E16/cm3，所述N型源区的掺杂浓度为1E17～1E19/cm3。优选地，所述金属硅化物的金属材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种。优选地，所述金属硅化物上保留的绝缘材料的厚度范围为300～500nm。优选地，所述源极金属层以及栅极金属层分别包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。本专利技术还提供一种集成肖特基结的功率器件结构的制造方法，包括：1)于N型外延层上形成相互贯通的第一沟槽、第二沟槽及第三沟槽；2)于所述第一沟槽、第二沟槽及第三沟槽表面形成氧化层；3)去除所述第一沟槽底部的氧化层，并对露出的N型外延层进行P型离子注入形成P型掺杂区；4)于所述第一沟槽底部及第二沟槽中形成互连的肖特基金属层，并退火以于所述第一沟槽底部形成金属硅化物，以形成肖特基结，所述第二沟槽中的肖特基金属层作为肖特基结的引出端；5)于所述第一沟槽及第三沟槽内填充绝缘材料；6)刻蚀去除所述第一沟槽及第三沟槽内的部分绝缘材料分别形成多个互连的第四沟槽及第五沟槽，所述金属硅化物上保留有部分的绝缘材料；7)于所述第四沟槽及第五沟槽的侧壁形成栅介质层，并于所述第四沟槽及第五沟槽内填充互连的多晶硅，于所述第四沟槽的多晶硅表面形成绝缘层，所述第五沟槽的多晶硅作为栅极引出端；8)于所述外延层表层形成P型体区，并于所述P型体区中形成N型源区；9)制作源极金属层以及栅极金属层，所述栅极金属与所述栅极引出端接触，所述源极金属层与所述N型源区及肖特基结的引出端接触。优选地，步骤2)中，采用热氧化方法于所述第一沟槽、第二沟槽及第三沟槽表面形成氧化层，所述氧化层的厚度为50nm～1000nm。优选地，步骤3)中，所述P型离子包括B或者BF2，P型离子注入的剂量为1E11～1E13/cm2。优选地，步骤4)包括：4-1)采用溅射工艺或沉积工艺于所述第一沟槽及第二沟槽中形成互连的肖特基金属层，所述肖特基金属层的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种；4-2)采用快速热处理方法或炉退火的方法于所述第一沟槽的底部形成金属硅化物，以形成肖特基结，所述第二沟槽中的肖特基金属层作为肖特基结的引出端。优选地，步骤5)中，采用高密度等离子体化学气相淀积工艺HDP或正硅酸乙脂(TEOS)水解缩聚工艺于所述第一沟槽及第三沟槽内填充二氧化硅。优选地，步骤6)中，所述金属硅化物上保留有的绝缘材料的厚度范围为300～500nm。如上所述，本专利技术的集成肖特基结的功率器件结构及其制造方法，具有以下有益效果：本专利技术将肖特基结集成到功率器件沟槽底部，肖特基金属通过沟槽引出，与功率器件的源极金属连接，整个功率器件的栅区也同样通过沟槽引出到栅电极上。本专利技术在传统的沟槽型功率器件的基础上，采用了全沟槽结构，将栅多晶硅下陷道沟槽中，上面通过氧化膜隔离，并通过另外的沟槽引出到栅电极上，因此无需单独的电极接触(contact)光刻工艺，避免了传统的沟槽型功率器件因为电极接触对准偏离而造成的阈值Vt漂移等问题，并且有效减小功率器本文档来自技高网...

【技术保护点】
1.一种集成肖特基结的功率器件结构，其特征在于，所述功率器件结构包括：N型外延层，所述N型外延层中形成有相互贯通的第一沟槽、第二沟槽及第三沟槽；氧化层，形成于所述第一沟槽、第二沟槽及第三沟槽表面，所述第一沟槽底部的氧化层被去除，且所述第一沟槽底部的N型外延层中形成有P型掺杂区；金属硅化物，形成于所述第一沟槽底部，以形成肖特基结，所述第二沟槽中填充有与所述肖特基结相连的肖特基金属层，所述第二沟槽中的肖特基金属层作为肖特基结的引出端；绝缘材料，填充于所述第一沟槽及第三沟槽内，所述第一沟槽及第三沟槽内的部分绝缘材料被去除分别形成多个互连的第四沟槽及第五沟槽，所述金属硅化物上保留有部分的绝缘材料；栅介质层，形成于所述第四沟槽及第五沟槽的侧壁；互连的多晶硅，填充于所述第四沟槽及第五沟槽内，所述第四沟槽的多晶硅表面形成有绝缘层，所述第五沟槽的多晶硅作为栅极引出端；P型体区，形成于所述外延层表层；N型源区，形成于所述P型体区中；源极金属层以及栅极金属层，所述栅极金属与所述栅极引出端接触，所述源极金属层与所述N型源区及肖特基结的引出端接触。

【技术特征摘要】
1.一种集成肖特基结的功率器件结构，其特征在于，所述功率器件结构包括：N型外延层，所述N型外延层中形成有相互贯通的第一沟槽、第二沟槽及第三沟槽；氧化层，形成于所述第一沟槽、第二沟槽及第三沟槽表面，所述第一沟槽底部的氧化层被去除，且所述第一沟槽底部的N型外延层中形成有P型掺杂区；金属硅化物，形成于所述第一沟槽底部，以形成肖特基结，所述第二沟槽中填充有与所述肖特基结相连的肖特基金属层，所述第二沟槽中的肖特基金属层作为肖特基结的引出端；绝缘材料，填充于所述第一沟槽及第三沟槽内，所述第一沟槽及第三沟槽内的部分绝缘材料被去除分别形成多个互连的第四沟槽及第五沟槽，所述金属硅化物上保留有部分的绝缘材料；栅介质层，形成于所述第四沟槽及第五沟槽的侧壁；互连的多晶硅，填充于所述第四沟槽及第五沟槽内，所述第四沟槽的多晶硅表面形成有绝缘层，所述第五沟槽的多晶硅作为栅极引出端；P型体区，形成于所述外延层表层；N型源区，形成于所述P型体区中；源极金属层以及栅极金属层，所述栅极金属与所述栅极引出端接触，所述源极金属层与所述N型源区及肖特基结的引出端接触。2.根据权利要求1所述的集成肖特基结的功率器件结构，其特征在于：所述氧化层的厚度为50nm～1000nm。3.根据权利要求1所述的集成肖特基结的功率器件结构，其特征在于：所述N型外延层的掺杂浓度为1E15～1E16/cm3，所述P型掺杂区的掺杂浓度为1E14～1E15/cm3，所述P型体区的掺杂浓度为1E14～1E16/cm3，所述N型源区的掺杂浓度为1E17～1E19/cm3。4.根据权利要求1所述的集成肖特基结的功率器件结构，其特征在于：所述金属硅化物的金属材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种。5.根据权利要求1所述的集成肖特基结的功率器件结构，其特征在于：所述金属硅化物上保留的绝缘材料的厚度范围为300～500nm。6.根据权利要求1所述的集成肖特基结的功率器件结构，其特征在于：所述源极金属层以及栅极金属层分别包括Al层、AlCu层、AlSiCu层、TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。7.一种集成肖特基结的功率器件结构的制造方法，其特征在于，包括：1)...

【专利技术属性】
技术研发人员：陈茜，蒋建，
申请(专利权)人：中航重庆微电子有限公司，
类型：发明
国别省市：重庆,50