一种静态随机存储器及其位线预充电自定时电路制造技术

本实用新型专利技术提供一种静态随机存储器及其位线预充电自定时电路，复制单元模拟正常位线上的负载，复制位线预充电电路模拟正常位线的预充电路，对复制位线进行预充电和复位操作，状态机电路用于控制复制位线预充电操作的开始与结束的状态转换，为正常位线预充电操作产生自定时信号。该电路通过模拟正常位线的预充电过程，为静态随机存储器在不同工艺电压温度下的位线预充电操作提供精确的自定时。与传统的基于反相器链延时产生位线预充电信号的方法相比，本电路具有更好的抗工艺电压温度偏差的能力。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
一种静态随机存储器及其位线预充电自定时电路【
】本技术涉及静态随机存储器设计领域，特别涉及一种静态随机存储器及其位线预充电自定时电路。【
技术介绍
】根据国际半导体技术蓝图(ITRS)预测，静态随机存储器的面积将越来越大，到2015年，将占到整个片上系统(SOC)面积的94%以上。随着工艺技术的不断演进，半导体器件尺寸的不断缩小，本地和全局的工艺偏差，对集成电路的性能，可靠性造成的影响越来越大。请参阅图1所示，图1为典型静态随机存储器数据通路原理图。该典型数据通路包括位线预充电与均衡电路，存储单元，灵敏放大器和写驱动器。预充电与均衡电路由PMOS晶体管101，102，103构成。存储单元由一对交叉耦合的反相器105、107以及NMOS传输管104，106构成。灵敏放大器和写驱动器108如图1所/Jn ο在静态随机存储器的读写操作开始之前，必须对位线111 (BL)和位线反112 (BLB)进行预充电操作，使其达到位线预充电电平(本原理图中为VDD)。位线预充电操作时，字线IlO(WL)关闭，存储单元处于保持模式。预充电信号109(PRE_N)有效(低电平有效)，PM0S管10本文档来自技高网...

【技术保护点】
一种静态随机存储器，其特征在于，包括译码器、存储阵列、复制单元、控制电路与预译码器、位线预充电与均衡电路、复制位线预充电电路、状态机电路和灵敏放大器与写驱动器； 译码器通过多条字线(WL)连接存储阵列，译码器还通过多条预译码器输出(PRE_DEC)连接控制电路与预译码器； 存储阵列通过多条位线(BL)连接位线预充电与均衡电路和灵敏放大器与写驱动器； 复制单元通过复制位线(DBL)连接复制位线预充电电路和状态机电路； 控制电路与预译码器通过本地时钟(LCLK)连接状态机电路；控制电路与预译码器还通过灵敏放大器使能(SAE)和写驱动器使能(WE)连接灵敏放大器与写驱动器； 位线预充电与均衡电路通过...

【技术特征摘要】
1.一种静态随机存储器，其特征在于，包括译码器、存储阵列、复制单元、控制电路与预译码器、位线预充电与均衡电路、复制位线预充电电路、状态机电路和灵敏放大器与写驱动器； 译码器通过多条字线(WL)连接存储阵列，译码器还通过多条预译码器输出(PRE_DEC)连接控制电路与预译码器； 存储阵列通过多条位线(BL)连接位线预充电与均衡电路和灵敏放大器与写驱动器； 复制单元通过复制位线(DBL)连接复制位线预充电电路和状态机电路； 控制电路与预译码器通过本地时钟(LCLK)连接状态机电路；控制电路与预译码器还通过灵敏放大器使能(SAE)和写驱动器使能(WE)连接灵敏放大器与写驱动器； 位线预充电与均衡电路通过复制预充电信号(DPRE_N)连接状态机电路和复制位线预充电电路，位线预充电与均衡电路还通过位线预充电信号(PRE_N)连接状态机电路。2.根据权利要求1所述的静态随机存储器，其特征在于，所述复制单元，模拟正常位线上的负载，为复制位线提供负载。3.根据权利要求1所述的静态随机存储器，其特征在于，所述复制位线预充电电路，模拟正常位线的预充电路，对复制位线进行预充电和复位操作。4.根据权利要求1所述的静态随机存储器，其特征在于，所述状态机电路，控制复制位线预充电操作的开始与结束的状态转换，为正常位线预充电操作产生自定时信号。5.根据权利要求1所述的静态随机存储器，其特征在于，复制单元由N个并连在复制位线(DBL)上的子复制单元组成；子复制单元包括PMOS上拉管(404)、NMOS下拉管(406)和NMOS访问管(405) ;PM0S上拉管(404)的源极接VDD，栅极接VSS ;NM0S下拉管(406)的栅极接VSS，源极接地，漏极连接NMOS访问管(405)的源极，NMOS访问管(405)的漏极连接复制位线(DBL)，NMOS访问管(405)的栅极接VSS ;子复制单元模拟处于保持模式时的正常存储单元，为复制位线(DBL)提供负载。6.根据权利要求1所述的静态随机存储器，其特征在于，复制位线预充电电路由复制位线预充电PMOS晶体管(501)和复制位线复位NMOS管(502)组成；PM0S晶体管(501)的栅极连接复制位线预充电信号(DPRE_N)和NMOS管(502)的栅极，PMOS晶体管(501)的源极接VDD，PMOS晶体管(501)的漏极连接复制位线(DBL)和NMOS管(502)的漏极，NMOS管(502)的源极接地；当复制位线预充电信号(DPRE_N)为低电平时，复制位线预充电PMOS晶体管(501)打开，复制位线复位NMOS管(502)关闭，复制位线预充电PMOS晶体管(501)对复制位线(DBL)充电；当复制位线预充电信号(DPRE_N)为高电平时，复制位线预充电PMOS晶体管(501)关闭，复制位线复位NMOS管(502)打开，复制位线复位NMOS管(502)对复制位线(DBL)放电，将其复位至低电平。7.根据权利要求1所述的静态随机存储器，其特征在于，状态机由反相器(601)、第一或非门(602)、第二或非门(603)、与非门(604)和缓冲器(605)组成；本地时钟(LCLK)连接反相器(601)的输入端和与非门(604)的第一输入端，反相器(601)的输出端连接第一或非门(602)的第...

【专利技术属性】
技术研发人员：熊保玉，拜福君，
申请(专利权)人：西安华芯半导体有限公司，
类型：新型
国别省市：陕西;61