一种基于DFI接口的门控时钟控制方法技术

本发明专利技术公开一种基于DFI接口的门控时钟控制方法，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略；通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。本发明专利技术将DDR控制器处于非休眠模式状态下时钟可间断和不可间断两大类时序路径的时钟分开供给，实现DDR控制器功耗及集成电路系统整体动态功耗管控。

【技术实现步骤摘要】
【专利说明】
本专利技术涉及动态随机存储器
，特别涉及一种基于DFI接口的门控时钟控制方法。【
技术介绍
】请参阅图1和图3所示，DDR控制器的DDR控制逻辑和DDR PHY之间通过标准的DFI接口连接；当DDR控制器处于非休眠模式(或任务模式)状态，由于DDR控制器的功能特点，DDR PHY的时钟不能够间断，动态功耗无法管控。【
技术实现思路
】本专利技术的目的在于提供一种基于DFI接口的门控时钟控制方法，以解决上述技术问题。为了实现上述目的，本专利技术采用如下技术方案:—种基于DFI接口的门控时钟控制方法，包括:对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略。进一步的，通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控进一步的，时钟能够间断的时序路径包括数据、地址、命令路径。进一步的，当DDR控制器处于非休眠模式下，在DFI接口传送命令及数据的间隙，通过暂停供给DDR PHY部分时序路径时钟的方法实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。进一步的，所述定制要求为持续时钟周期数的最小要求。进一步的，所述一种基于DFI接口的门控时钟控制方法由门控逻辑模块完成，该门控逻辑模块设置于DDR PHY内部或者外部。相对于现有技术，本专利技术具有以下有益效果:本专利技术将DDR控制器处于非休眠模式(或任务模式)状态下时钟可间断和不可间断两大类时序路径的时钟分开供给；将动态功耗管控的方法与DDR控制器的逻辑功能特点完全结合，实现DDR控制器功耗及集成电路系统整体动态功耗管控。【【附图说明】】图1为现有DDR控制器的DDR控制逻辑和DDR PHY之间的连接示意图；图2为本专利技术一种具体实施例的示意图；图3为现有DDR PHY的典型的非休眠模式下的时钟供给示意图；图4为本专利技术DDR PHY的非休眠模式下的时钟间断供给示意图。注:图中MC指代DDR控制逻辑，PHY指代DDR PHY。【【具体实施方式】】请参阅图2和图4所示，本专利技术一种基于DFI接口的门控时钟控制方法，通过分析DDR控制器的控制逻辑输出给DDR PHY的DFI接口命令，预判其关联数据通过的相应时序路径所需持续时钟周期数，并按定制要求(如持续时钟周期数的最小要求)供给相应逻辑电路时钟周期数，实现对DDR控制器动态功耗及集成电路系统整体动态功耗的管控。DFI接口作为连接DDR控制器的DDR控制逻辑和DDR PHY的接口标准，其接口协议涵盖的主要为存储器对应的操作命令，其特点在于数目有限且操作时间时钟周期数有明确的定义。因此本专利技术通过门控逻辑按定制要求(如最小要求)供给相应逻辑电路时钟周期数成为可能。门控逻辑可以设置于DDR PHY内部或者外部。本专利技术一种基于DFI接口的门控时钟控制方法，包括以下步骤:对DDR PHY内部所有时序路径作分类隔离，分为时钟可间断和不可间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对上述DFI信息进行解析，对于可以间断的时序路径(如数据、地址、命令路径)，采用门控时钟控制策略，通过分析DFI接口所传送的具体命令(如读，写命令等)，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求(如最小要求)供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。也就是说，当DDR控制器处于非休眠模式下，在DFI接口传送命令及数据的间隙，通过暂停供给DDR PHY部分时序路径时钟的方法实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。【主权项】1.一种基于DFI接口的门控时钟控制方法，其特征在于，包括:对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息JfDFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略。2.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。3.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，时钟能够间断的时序路径包括数据、地址、命令路径。4.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，当DDR控制器处于非休眠模式下，在DFI接口传送命令及数据的间隙，通过暂停供给DDR PHY部分时序路径时钟的方法实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。5.根据权利要求2所述的一种基于DFI接口的门控时钟控制方法，其特征在于，所述定制要求为持续时钟周期数的最小要求。6.根据权利要求1所述的一种基于DFI接口的门控时钟控制方法，其特征在于，所述一种基于DFI接口的门控时钟控制方法由门控逻辑完成，门控逻辑设置于DDR PHY内部或者外部。【专利摘要】本专利技术公开一种基于DFI接口的门控时钟控制方法，包括：对DDR？PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR？PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略；通过分析DFI接口所传送的具体命令，预判其关联数据通过的相应时序路径所需持续的时钟周期数，并按定制要求供给相应逻辑电路定制的时钟周期数，实现DDR控制器动态功耗及集成电路系统整体动态功耗管控。本专利技术将DDR控制器处于非休眠模式状态下时钟可间断和不可间断两大类时序路径的时钟分开供给，实现DDR控制器功耗及集成电路系统整体动态功耗管控。【IPC分类】G06F1/04【公开号】CN105388963【申请号】CN201510789215【专利技术人】左丰国, 江喜平 【申请人】西安华芯半导体有限公司【公开日】2016年3月9日【申请日】2015年11月17日本文档来自技高网...

【技术保护点】
一种基于DFI接口的门控时钟控制方法，其特征在于，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能够间断的时序路径，采用门控时钟控制策略。

【技术特征摘要】

【专利技术属性】
技术研发人员：左丰国，江喜平，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：陕西;61