一种延迟锁相环及其复位控制方法技术

本发明专利技术公开一种延迟锁相环及其复位控制方法，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。本发明专利技术能够在DRAM初始化后进行读/写操作时，保证DLL能够被完全锁定，有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。

【技术实现步骤摘要】
【专利说明】
本专利技术涉及延迟锁相环
，特别涉及。【
技术介绍
】请参阅图1和图2所示，DRAM芯片上电后，芯片进入初始化状态，在初始化结束时，芯片系统的系统控制电路会发出延迟锁相环DLL复位的指令，在DLL复位指令后200个时钟周期，系统就会进行读/写操作。在系统进行读/写操作时，需要DLL处于锁定状态，也就是说DLL在复位后200个时钟周期内要锁定。现有技术存在的问题:由于一些不可预知的原因，例如电源噪声，输入时钟的抖动等，DLL经常在200个时钟周期内不能锁定，当系统需要进行读/写时，如果DLL没有锁定，读/写就会出现错误。【
技术实现思路
】本专利技术的目的在于提供，以解决现有延迟锁相环在芯片初始化结束时200个时钟周期内经常无法锁定，导致读/写出现错误的问题。为了实现上述目的，本专利技术采用如下技术方案:—种延迟锁相环，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。进一步的，所述系统上电检测电路用于监测DRAM芯片上电时刻；状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。进一步的，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。进一步的，所述系统上电检测电路连接状态存储电路，用于在DRAM芯片上电时复位状态存储电路。—种延迟锁相环的复位控制方法，包括以下步骤:系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。相对于现有技术，本专利技术具有以下有益效果:本专利技术，在DRAM上电后系统初始化时，系统控制电路直接产生DLL复位信号让DLL开始进行锁定，由于初始化时间很长，远远超过200个时钟周期，所以DLL肯定可以完全锁定。当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL直接从几乎已经锁定的状态开始锁定，DLL可以很快就处于完全锁定状态。本专利技术能够在DRAM初始化后进行读/写操作时，保证DLL能够被完全锁定，有效的避免了现有技术中DRAM上电初始化后DLL没有完全锁定就开始读/写操作所引起的读/写错误。【【附图说明】】图1为现有DRAM工作时序示意图；图2为现有延迟锁相环的结构示意图；图3为本专利技术延迟锁相环的结构示意图；图4为本专利技术DRAM工作时序示意图。【【具体实施方式】】请参阅图3所示，本专利技术一种延迟锁相环，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链。系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。系统上电检测电路的输出端还连接DLL状态存储电路，用于在DRAM芯片上电时刻复位DLL状态存储电路。本专利技术在现有延迟锁相环结果的基础上，增加了一个系统上电检测电路和状态存储电路；系统上电检测电路用于监测DRAM芯片上电时刻；状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。请参阅图4所示，本专利技术一种延迟锁相环的复位控制方法，包括以下步骤:系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定，由于初始化时间很长，远远超过200个时钟周期，所以DLL肯定可以完全锁定。当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL直接从几乎已经锁定的状态开始锁定，DLL可以很快就处于完全锁定状??τ O【主权项】1.一种延迟锁相环，其特征在于，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。2.根据权利要求1所述的一种延迟锁相环，其特征在于，所述系统上电检测电路用于监测DRAM芯片上电时刻；状态存储电路用于存储初始化阶段DLL复位锁定后的锁定状态数值。3.根据权利要求1所述的一种延迟锁相环，其特征在于，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。4.根据权利要求1所述的一种延迟锁相环，其特征在于，所述系统上电检测电路连接状态存储电路，用于在DRAM芯片上电时复位状态存储电路。5.一种延迟锁相环的复位控制方法，其特征在于，包括以下步骤:系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储电路里，当芯片初始化结束以后DLL复位时，直接把这组存储的DLL的锁定状态数值输出给到逻辑控制电路，逻辑控制电路通过这组存储的DLL的锁定状态数值直接控制延迟链的长度，让DLL快速锁定。【专利摘要】本专利技术公开，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控本文档来自技高网...

【技术保护点】
一种延迟锁相环，其特征在于，包括延迟链、鉴相器、反馈电路、逻辑控制电路、系统控制电路、系统上电检测电路和状态存储电路；输入时钟信号线连接延迟链和鉴相器；延迟链的输出端连接输出时钟信号线；反馈电路的输入端连接延迟链的输出端，反馈电路的输出端连接鉴相器；鉴相器的输出端连接逻辑控制电路，逻辑控制电路的输出端连接延迟链；系统上电检测电路的输出端连接系统控制电路的输入端，系统控制电路的输出端连接逻辑控制电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘成，
申请(专利权)人：西安华芯半导体有限公司，
类型：发明
国别省市：陕西;61