【技术实现步骤摘要】
技术介绍
锁相环(PLL)可为广泛的应用,诸如时钟生成或时钟数据恢复,提供精确的定时生成和对准。数字锁相环(DPLL)是传统PLL的可行替代,其中数字环路滤波器可用于代替模拟部件。例如,全数字锁相环(ADPLL)被设计用于全部使用数字技术,并且可包括相位频率检测器、环路滤波器、振荡器和分频器。与其他DPLL一样,ADPLL利用高频率时钟源,这是因为它们不提供真频率合成。振荡器因此是调谐DPLL时所涉及的重要部件,其可包括粗调谐和细调谐操作。例如,振荡器可由一个或多个变容二极管场控制,诸如用于开环频带调整的一个变容二极管场以及用于闭环调谐的另一个变容二极管场。例如,可通过由二进制编码控制的电容器实施粗调谐(例如,粗调谐变容二极管以用于频带调整),其中粗调谐处理选择频率带。然而,单独的粗调谐可为高频率应用提供不准确和不稳定的锁相。在目标操作频率的锁定操作阶段期间并在粗调谐之后,粗调谐保持恒定且通过细调谐操作提高锁相环的频率分辨率(例如,设置调谐场以用于锁定锁相环),以便补偿粗调谐中的误差并以目标频率锁定振荡器。因此,粗调谐处理应尽可能地准确,以实现可扩展性、高性能和宽的操作范围。附图说明图1示出根据所描述的各种方面的示例性锁相环系统;图2示出根据所描述的各种方面的另一个示例性锁相环系统;图3示出根据所描述的各种方面的另一个示例性锁相环系统;图4示出为锁相环的振荡器生成粗调谐的粗调谐曲线的图表 ...
【技术保护点】
一种锁相环系统,包括:特征描述部件,其配置成确定与锁相环部件的振荡器相关的多个特征;内插部件,其配置成生成所述多个特征的内插以确定粗调谐值,所述调谐值配置为生成所述振荡器的粗调谐;以及调整部件,其配置成基于至少一个最终频率测量来调整所述粗调谐值以生成最终粗调谐值,并基于所述最终粗调谐值来设置所述振荡器的所述粗调谐。
【技术特征摘要】 【专利技术属性】
2014.12.22 US 14/578,7731.一种锁相环系统,包括:
特征描述部件,其配置成确定与锁相环部件的振荡器相关的多个特
征;
内插部件,其配置成生成所述多个特征的内插以确定粗调谐值,所述
调谐值配置为生成所述振荡器的粗调谐;以及
调整部件,其配置成基于至少一个最终频率测量来调整所述粗调谐值
以生成最终粗调谐值,并基于所述最终粗调谐值来设置所述振荡器的所
述粗调谐。
2.根据权利要求1所述的锁相环系统,其中所述特征描述部件还配
置成在所述锁相环部件的非时间关键阶段期间确定所述多个特征。
3.根据权利要求2所述的锁相环系统,其中所述非时间关键阶段包
括在所述锁相环部件的锁定阶段之前的所述锁相环部件的启动阶段。
4.根据权利要求1所述的锁相环系统,其中所述调整部件还配置成,
基于所述至少一个最终频率测量,使用粗调谐校正值来调整所述粗调谐
值。
5.根据权利要求1所述的锁相环系统,其中所述特征描述部件还配
置成,通过确定多个频率测量来确定与所述振荡器相关的所述多个特征。
6.根据权利要求1所述的锁相环系统,其中所述内插部件还配置成
基于目标频率和所述多个特征生成所述内插,以确定所述粗调谐值。
7.根据权利要求1所述的锁相环系统,其中所述振荡器包括数字控
制振荡器或电压控制振荡器,其配置成在开环状态中由粗调谐字或粗调
谐信号来进行粗调谐,并且由细调谐字或细调谐信号锁定在闭环状态中,
\t以便使参考信号和反馈信号同步。
8.根据权利要求1所述的锁相环系统,其中所述调整部件包括:
误差部件,其配置成确定基于所述粗调谐值的频率值以及目标频率之
间的频率误差;以及
校正部件,其配置成基于所述频率误差来计算已校正的粗调谐值。
9.根据权利要求1所述的锁相环系统,还包括:
测量部件,其配置成在所述锁相环部件的启动或通电阶段之后,确定
所述振荡器的所述至少一个最终频率测量。
10.根据权利要求1-9中任一项所述的锁相环系统,其中所述调整部件
还包括:
重叠检测部件,其配置成,基于所述至少一个最终频率测量的第一最终
频率测量检测重叠是否发生在所述粗调谐值和附加粗调谐值之间;
其中所述调整部件还配置成,响应于所述重叠发生,确定第二最终频率
测量,并且所述调整部件还配置成,使用所述第二最终频率测量来调整所
述粗调谐值,以生成所述最终粗调谐值。
11.一种用于粗调谐振荡器的方法,包括:
通过包括至少一个处理器的锁相环设备确定与所述锁相环设备的所述
振荡器相关的多个特征;
基于所述多个特征生成内插,以确定粗调谐值,所述粗调谐值设置所述
锁相环设备与所述振荡器的粗调谐;以及
测量至少一个最终频率测量以生成最终粗调谐值,并设置所述锁相环
设备的所述粗调谐。
12.根据权利要求11所述的方法,其中所述确定所述多个特征包括,
在开环配置中在所述振荡器的非时间关键操作阶段期间,确定所述振荡
器的多个初始频率测量、相对于所述振荡器的频率和一组粗时间点的粗
\t调谐曲线的逼近、粗调谐步长或者基于所述粗调谐曲线的多个内插系数
中的至少一个。
13.根据权利要求11所述的方法,其中生成所述内插包括,在包括锁
相环锁定阶段的时间关键操作阶段期间,根据所述多个特征确定基于多
个初始频率测量的粗调谐值。
14.根据权利要求11所述的方法,其中生成所述内插包括,基于多个
系数生成所述内插,所述多个系数由相对于一组粗时间点的所述振荡器
技术研发人员:C·维克潘利克,H·迪特尔斯泰马热尔,
申请(专利权)人:英特尔IP公司,
类型:发明
国别省市:美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。