时脉与数据恢复电路及时脉与数据恢复方法技术

本发明专利技术提供一种时脉与数据恢复电路及时脉与数据恢复方法，所述时脉与数据恢复电路包括相位检测器、相位内插器、有限状态机以及除数可控除频器。相位检测器比较输入数据信号与除频信号并产生相位指示信号以指示输入数据信号与除频信号间的相位差。相位内插器对所接收的第一与第二时脉信号进行相位内插，藉以产生相位内插信号。有限状态机耦接相位检测器与相位内插器，并且基于相位指示信号与相位内插信号产生控制信号。除数可控除频器耦接相位检测器与相位内插器，并且基于一除数对具有第二频率的相位内插信号进行除频，藉以产生除频信号。本发明专利技术可在不降低线性度特性的前提下，获得较宽的工作频率范围。

【技术实现步骤摘要】

本专利技术是有关于一种时脉与数据恢复电路及时脉与数据恢复方法，且特别是有关于一种可在不需降低线性度特性的前提下实现较宽的工作频率范围的时脉与数据恢复电路及时脉与数据恢复方法。
技术介绍
时脉与数据恢复(clockanddatarecovery，简称：CDR)电路通常会被设置在接收机中以执行取样输入数据信号，再获取输入数据信号中的时脉，并且将取样的时脉重新定时，藉以实现时脉恢复的功能。在传统的时脉与数据恢复电路中，用以调整取样时脉的相位内插器是经常被应用到的电路元件。由于时脉与数据恢复电路的工作频率范围与线性度的特性主要受到相位内插器的电路特性所影响，因此设计者在设计时可能需要花费很多时间在工作频率与线性度表现之间做取舍(trade-off)，然而，尽管如此仍难以确保两者可同时具有良好的特性。举例来说，在传统的相位内插器设计中，其可通过在输出端上增设一切换电容阵列(switchcapacitorarray，简称：SCA)来提升工作频率范围。然而，在此配置下，相位内插器的输出端的等效电容也会因为切换电容阵列的寄生电容效应而随之增加，使得相位内插器的线性度与最大工作速度降低。
技术实现思路
本专利技术提供一种时脉与数据恢复电路及时脉与数据恢复方法，其可在不降低线性度特性的前提下，获得较宽的工作频率范围。本专利技术的时脉与数据恢复电路包括相位检测器、相位内插器、有限状态机以及除数可控除频器。相位检测器比较输入数据信号与除频信号，并且产生相位指示信号以指示输入数据信号与除频信号之间的相位差，其中相位检测器工作在第一频率。相位内插器接收第一时脉信号、第二时脉信号以及控<br>制信号并且依据控制信号对第一与第二时脉信号进行相位内插，藉以产生相位内插信号，其中相位内插器工作在第二频率，并且第二频率大于第一频率。有限状态机耦接相位检测器与相位内插器，其中有限状态机基于具有第一频率的相位指示信号与具有第二频率的相位内插信号产生控制信号。除数可控除频器耦接相位检测器与相位内插器，除数可控除频器基于除数对具有第二频率的相位内插信号进行除频，藉以产生具有第一频率的除频信号，其中除数是依据第一频率与第二频率的比值而设定。在本专利技术一实施例中，相位内插器的工作频率不随着输入数据信号的第一频率的改变而变动。在本专利技术一实施例中，当输入数据信号的第一频率改变时，除数依据改变后的第一频率与未改变的第二频率的比值而调整。在本专利技术一实施例中，当相位指示信号为相位领先信号时，有限状态机在相位领先信号的脉冲期间内，随着相位内插信号的每一脉冲步阶地提高控制信号的信号准位，并且信号准位的每一步阶大小是依据相位内插信号在脉冲期间内的脉冲数量所决定。在本专利技术一实施例中，控制信号的信号准位在脉冲期间内从参考信号准位提升至最大信号准位，藉以构成控制信号的上升沿。在本专利技术一实施例中，当相位指示信号为相位落后信号时，有限状态机在相位落后信号的脉冲期间内，随着相位内插信号的每一脉冲步阶地降低控制信号的信号准位，并且信号准位的每一步阶大小是依据相位内插信号在脉冲期间内的脉冲数量所决定。在本专利技术一实施例中，控制信号的信号准位在脉冲期间内从最大信号准位下降至参考信号准位，藉以构成控制信号的下降沿。在本专利技术一实施例中，时脉与数据恢复电路还包括锁相回路。锁相回路耦接相位内插器，其中锁相回路产生第一与第二时脉信号。在本专利技术一实施例中，时脉与数据恢复电路还包括解串行器。解串行器耦接相位检测器，其中解串行器依据除频信号将输入数据信号转换为并行数据信号。本专利技术的时脉与数据恢复方法包括以下步骤：通过相位检测器接收输入数据信号，并且通过相位内插器接收第一时脉信号与第二时脉信号，其中相位检测器工作在第一频率，并且相位内插器工作在第二频率；依据控制信号对第一与第二时脉信号进行相位内插，藉以产生相位内插信号；基于除数对具有第二频率的相位内插信号进行除频，藉以产生具有第一频率的除频信号，其中除数是依据第一频率与第二频率的比值而设定；比较输入数据信号与除频信号，藉以产生相位指示信号以指示输入数据信号与除频信号之间的相位差；基于具有第一频率的相位指示信号与具有第二频率的相位内插信号产生并调整控制信号；以及将输入数据信号转换为并行数据信号。在本专利技术一实施例中，时脉与数据恢复方法还包括以下步骤：当输入数据信号的第一频率改变时，依据改变后的第一频率与未改变的第二频率的比值调整除数。在本专利技术一实施例中，基于具有第一频率的相位指示信号与具有第二频率的相位内插信号产生并调整控制信号的步骤包括：当相位指示信号为相位领先信号时，在相位领先信号的致能期间内，随着相位内插信号的每一脉冲步阶地提高控制信号的信号准位，其中信号准位的每一步阶大小是依据相位内插信号在致能期间内的脉冲数量所决定。在本专利技术一实施例中，基于具有第一频率的相位指示信号与具有第二频率的相位内插信号产生并调整控制信号的步骤包括：当相位指示信号为相位落后信号时，在相位落后信号的致能期间内，随着相位内插信号的每一脉冲步阶地降低控制信号的信号准位，其中信号准位的每一步阶大小是依据相位内插信号在致能期间内的脉冲数量所决定。基于上述，本专利技术实施例提出一种时脉与数据恢复电路及时脉与数据恢复方法。通过在时脉与数据恢复电路中应用除数可控除频器的架构，设计者可以在不需额外考量输入数据信号的频率的前提下，将相位内插器的工作频率设计在具有最高线性度的频率上。由于时脉与数据恢复电路的线性度主要受到相位内插器的特性影响，故本专利技术实施例的时脉与数据恢复电路可在不需牺牲线性度特性的前提下，实现较宽的操作频率范围的特性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图附图作详细说明如下。附图说明图1为本专利技术一实施例的时脉与数据恢复电路的示意图；图2A为本专利技术一实施例的时脉与数据恢复电路的信号波形示意图；图2B为本专利技术另一实施例的时脉与数据恢复电路的信号波形示意图；图3为本专利技术一实施例的时脉与数据恢复方法的步骤流程图。附图标记说明：100：时脉与数据恢复电路；110：相位检测器；120：相位内插器；130：有限状态机；140：除数可控除频器；150：锁相回路；160：解串行器；DIN：输入数据信号；DOUT：并行数据信号；DN：相位领先信号；F1：第一频率；F2：第二频率；FE：控制信号的下降沿；RE：控制信号的上升沿；S310～S360：步骤；SC：控制信号；SIND：相位指示信号；SI：第一时脉信号；SPI：相位内插信号；SPI’：除频信号；SQ：第二时脉信号；t1、t2、t3、t4：期间；tPI、tPI’：周期；UP：相位落后信号；VH：最大信号准位；VL：参考信号准位；VU：单位信号准位。具体实施方式为了使本专利技术的内容可以被更容易明了，以下特举实施例做为本专利技术确实能够据以实施的范例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤，是代表相同或类似部件。图1为本专利技术一实施例的时脉与数据恢复电路的示意图。在本实施例中，时脉与数据恢复电路100可被配置在接收机(receiver)中，并且用以恢复从发射机接收的输入数据的时脉。请参照图1，时脉与数据恢复电路100包括相位检测器110、相位内插器120、有限状态机(finit本文档来自技高网...

【技术保护点】
一种时脉与数据恢复电路，其特征在于，包括：相位检测器，比较输入数据信号与除频信号，并且产生相位指示信号以指示所述输入数据信号与所述除频信号之间的相位差，其中所述相位检测器工作在第一频率；相位内插器，接收第一时脉信号、第二时脉信号以及控制信号并且依据所述控制信号对所述第一与所述第二时脉信号进行相位内插，藉以产生相位内插信号，其中所述相位内插器工作在第二频率，并且所述第二频率大于所述第一频率；有限状态机，耦接所述相位检测器与所述相位内插器，其中所述有限状态机基于具有所述第一频率的所述相位指示信号与具有所述第二频率的所述相位内插信号产生所述控制信号；以及除数可控除频器，耦接所述相位检测器与所述相位内插器，所述除数可控除频器基于除数对具有所述第二频率的所述相位内插信号进行除频，藉以产生具有所述第一频率的所述除频信号，其中所述除数是依据所述第一频率与所述第二频率的比值而设定。

【技术特征摘要】
1.一种时脉与数据恢复电路，其特征在于，包括：相位检测器，比较输入数据信号与除频信号，并且产生相位指示信号以指示所述输入数据信号与所述除频信号之间的相位差，其中所述相位检测器工作在第一频率；相位内插器，接收第一时脉信号、第二时脉信号以及控制信号并且依据所述控制信号对所述第一与所述第二时脉信号进行相位内插，藉以产生相位内插信号，其中所述相位内插器工作在第二频率，并且所述第二频率大于所述第一频率；有限状态机，耦接所述相位检测器与所述相位内插器，其中所述有限状态机基于具有所述第一频率的所述相位指示信号与具有所述第二频率的所述相位内插信号产生所述控制信号；以及除数可控除频器，耦接所述相位检测器与所述相位内插器，所述除数可控除频器基于除数对具有所述第二频率的所述相位内插信号进行除频，藉以产生具有所述第一频率的所述除频信号，其中所述除数是依据所述第一频率与所述第二频率的比值而设定。2.根据权利要求1所述的时脉与数据恢复电路，其特征在于，所述相位内插器的工作频率不随着所述输入数据信号的所述第一频率的改变而变动。3.根据权利要求2所述的时脉与数据恢复电路，其特征在于，当所述输入数据信号的所述第一频率改变时，所述除数依据改变后的所述第一频率与未改变的所述第二频率的比值而调整。4.根据权利要求1所述的时脉与数据恢复电路，其特征在于，当所述相位指示信号为相位领先信号时，所述有限状态机在所述相位领先信号的脉冲期间内，随着所述相位内插信号的每一脉冲步阶地提高所述控制信号的信号准位，并且所述信号准位的每一步阶大小是依据所述相位内插信号在所述脉冲期间内的脉冲数量所决定。5.根据权利要求4所述的时脉与数据恢复电路，其特征在于，所述控制信号的信号准位在所述脉冲期间内从参考信号准位提升至最大信号准位，藉以构成所述控制信号的上升沿。6.根据权利要求1所述的时脉与数据恢复电路，其特征在于，当所述相位指示信号为相位落后信号时，所述有限状态机在所述相位落后信号的脉冲期间内，随着所述相位内插信号的每一脉冲步阶地降低所述控制信号的信号准位，并且所述信号准位的每一步阶大小是依据所述相位内插信号在所述脉冲期间内的脉冲数量所决定。7.根据权利要求6所述的时脉与数据恢复电路，其特征在于，所述控制信号的信号准位在所述脉冲期间内从最大信号准位下降至参考信号准位，藉以构成所述控制信号的下降沿。8.根据权利要求1所述的时脉与数据恢复电路，其特征在于，还包括：锁相回路，耦接所述相位内插器，其中所述锁相回路产生所述第一与所述第二时脉信...

【专利技术属性】
技术研发人员：简廷旭，蔡政宏，蔡明宪，
申请(专利权)人：创意电子股份有限公司，台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71