时钟锁相环的锁相控制方法技术

一种时钟锁相环的锁相控制方法，时钟锁相环至少包括处理器、鉴相器、滤波器和晶体振荡器，包括：（１）分别设置时钟锁相环进入自由状态、快捕状态、跟踪状态、保持状态及失锁状态各自完成的操作步骤；（２）设置控制状态，确定控制状态跳转至其他每一状态的跳转条件以及其他每一状态跳转至控制状态的跳转条件，控制状态用以实现各个状态之间跳转的判别；（３）当时钟锁相环初始上电后，处理器先进入控制状态，然后根据步骤（２）设定的跳转条件进入相应状态，执行步骤（１）中对应的操作步骤，进而实现时钟锁相环的锁相控制。本发明专利技术进行状态跳转比较简单，直接跳转至控制状态，由控制状态判定跳转至哪个状态，提高了系统的稳定性。

【技术实现步骤摘要】

本专利技术涉及通信领域的同步技术，尤其涉及一种。
技术介绍
同步是通信系统内各种设备之间相互通信的基础，如果通信双方没有建立良好的同步，则信息在传递过程中就不可避免地会出现误码、滑码等现象，从而造成通信质量下降的后果。例如，对于语音通话来说，若通话双方没有建立同步就开始通话，双方很有可能会听到卡搭声，甚至造成双方无法通信的后果；若通信双方没有建立好同步就进行收发传真，很有可能造成接收方接收到的信息不全或模糊不清等后果，因此为了确保通信双方各项业务的通信质量，同步在通信系统是必不可少的。时钟锁相环是实现时钟同步的一装置。它实现时钟同步效果的好环直接关系到通信系统能否正常通信。传统时钟锁相环的工作原理是比较本装置接收到的参考时钟与本装置输出时钟的频率相位，得到一个差值控制时钟锁相环的输出频率，以实现参考时钟源频率和时钟锁相环输出的时钟频率一致。请参阅图1，其为一种实现时钟同步的时钟锁相环的结构示意图。它包括鉴相器11、滤波器12、D/A(数/模)转换器13、晶体振荡器14、分频器15和处理器16。鉴相器11、滤波器12、D/A转换器13、晶体振荡器14和分频器15组成的一个相位负反馈系统，主要为了实现参考时钟源输出的时钟频率f0和晶体振荡器输出的时钟频率f1的一致，其中f1是由晶体振荡器14输出频率f经分频器15分频得到的。按照当前国际规定，时钟锁相环必须有自由状态(free)、快捕状态(fast)、跟踪状态(follow)、保持状态(hold)和失锁状态(loss)，而锁相控制即控制该些状态之间的切换，以使时钟锁相环稳定可靠地工作。自由状态是在不锁定于参考时钟源时的时钟锁相环的工作状态。在该工作状态下，时钟锁相环的输出频率为晶体振荡器的中心频率。快捕状态是时钟锁相环开始跟踪参考时钟源的时钟信号时的工作状态，现有技术通常采用数字化的RC(电阻电容滤波)滤波或是PID(比例积分微分控制)方法控制滤波器输出的数值，以使晶体振荡器输出的时钟信号快速靠近外参考时钟信号的频率值。跟踪状态是时钟锁相环在快捕状态下，如果时钟锁相环的输出时钟频率和参考时钟频率接近时(通常差值小于等某一预先设置的阈值)，则进入跟踪状态，实现输入的参考时钟信号和本时钟锁相环输出的时钟信号同步。保持状态是输入时钟锁相环的参考时钟信号丢失时，滤波器输出的数值维持参考时钟信号未丢失前的最后一次滤波器输出的数值，以维持失去外参考时钟信号时时钟锁相环输出的频率值。失锁状态是在外参考时钟源的时钟信号恶化等情况下引起时钟锁相环在跟踪状态不能锁定参考时钟，则重新设置新参数，以便能重新锁定新的参考时钟的工作状态。在现有技术的锁相控制的实现过程中，通常是在时钟锁相环的处理器中完成，包括以下步骤(请参阅图2)首先进行步骤S110，预先设置锁相环各个状态应完成的操作及每一状态跳转至其他状态的判别条件。判别条件包括设定初始上电后进入其它状态的判别条件，如存在参考时钟信号则进入快捕状态，否则进入自由状态；设置快捕状态跳转至其他状态的跳转条件，如快捕状态跳转至跟踪状态的跳转条件是锁相环输出的时钟频率与参考时钟频率的相位差小于预先设定的一阈值，快捕状态至自由状态的判定条件是参考时钟信号丢失等；还包括跟踪状态、保持状态、失锁状态跳转至其他状态的判定条件。即，需要根据锁相过程可能碰到的每一情况设定每一状态所有可能的跳转及相应的判定条件；接着进行步骤S120，进行锁相操作，根据锁相环的实际碰到的情况进行步骤S110设置的判别条件及各个状态应完成的操作，以便进行锁相控制。在上述方法的步骤中，由于需要根据锁相过程可能碰到的情况预先设定每一状态所有可能的跳转及相应的判定条件，因此导致每一状态的除了本状态应执行的操作步骤外，其判别条件也很复杂，比如时钟锁相环工作在跟踪状态，当时钟锁相环输出的时钟频率与参考时钟频率的差值大于一阈值且该条件满足一预先设定的时间时跳转至快捕状态，还有跳转至失锁状态、保持状态等的跳转条件，从而容易在状态切换过程中出现错误，导致系统不稳定，进而影响同步效果。并且，这些控制过程是在处理器控制下完成，由于控制过程复杂，从而造成对处理器的性能要求高，进而提高了控制的硬件成本。
技术实现思路
本专利技术解决的问题是各个状态不仅需要设置对应的操作步骤，而且还需设置跳转至其他状态的复杂判别条件，从而容易在状态切换过程中出现错误，导致系统不稳定，进而影响同步效果，以及控制过程复杂，从而造成对处理器的性能要求高，进而提高了控制的硬件成本的技术问题。为解决上述问题，本专利技术公开了一种，所述时钟锁相环至少包括处理器、鉴相器、滤波器和晶体振荡器，所述方法包括以下步骤(1)在所述处理器上分别设置时钟锁相环进入自由状态、快捕状态、跟踪状态、保持状态及失锁状态各自完成的操作步骤；(2)在所述处理器上设置控制状态，确定所述控制状态跳转至其他每一状态的跳转条件以及其他每一状态跳转至所述控制状态的跳转条件，所述控制状态用以实现各个状态之间跳转的判别；(3)当所述时钟锁相环初始上电后，所述处理器先进入控制状态，然后根据步骤(2)设定的跳转条件进入相应状态，执行步骤(1)中对应的操作步骤，进而实现时钟锁相环的锁相控制。并且，步骤(3)还可以包括当所述时钟锁相环处于自由状态、快捕状态、跟踪状态、保持状态或失锁状态时，若满足步骤(2)中设置的跳转至所述控制状态的跳转条件时，跳转至控制状态；由控制状态根据步骤(2)中设置的跳转条件跳转至相应状态。步骤(2)中确定所述控制状态跳转至其他每一状态的跳转条件具体包括a1时钟锁相环刚上电且鉴相器未接收到参考时钟信号，或前一状态是快捕状态且鉴相器未接收到参考时钟信号，则进入自由状态；b1时钟锁相环刚上电且鉴相器接收到参考时钟信号，或前一状态是自由状态、失锁状态或保持状态且鉴相器接收到参考时钟信号，或前一状态是跟踪状态且Δθ＞Mfast，则进入快捕状态，其中Δθ为鉴相器的相位差，Mfast为相位差的第二门限值；c1前一状态是快捕状态且Δθ＜Mfollow，则进入跟踪状态，其中，Δθ为鉴相器的相位差，Mfollow为相位差的第一门限值；d1前一状态是跟踪状态且鉴相器未接收到参考时钟信号，则进入保持状态；e1前一状态是保持状态且T＞thold，则进入失锁状态，其中，T表示锁相环处于保持状态的运行时间，thold为锁相环处于保持状态的门限值。步骤(2)中所述其他每一状态跳转至所述控制状态的跳转条件具体包括a2当时钟锁相环处于自由状态且鉴相器接收到参考时钟信号时，跳转至控制状态；b2当时钟锁相环处于快捕状态，若Δθ＜Mfollow成立，或鉴相器未接收到参考时钟信号，则跳转至控制状态，其中Δθ为鉴相器的相位差，Mfollow为相位差的第一门限值；c2当时钟锁相环处于跟踪状态，若Δθ＞Mfast成立，或鉴相器未接收到参考时钟信号，则跳转至控制状态，其中Δθ为鉴相器的相位差，Mfast为相位差的第二门限值；d2当时钟锁相环处于保持状态，若T＞thold，或鉴相器未接收到参考时钟信号，则跳转至控制状态，其中T表示锁相环处于保持状态的运行时间，thold为锁相环处于保持状态的门限值；e2当时钟锁相环处理失锁状态，若鉴相器接收到参考时钟信号，则跳转至控制状态。另外，步骤(1)中设置的本文档来自技高网...

【技术保护点】
一种时钟锁相环的锁相控制方法，所述时钟锁相环至少包括处理器、鉴相器、滤波器和晶体振荡器，其特征在于，所述方法包括以下步骤：（１）在所述处理器上分别设置时钟锁相环进入自由状态、快捕状态、跟踪状态、保持状态及失锁状态各自完成的操作步骤；（２）在所述处理器上设置控制状态，确定所述控制状态跳转至其他每一状态的跳转条件以及其他每一状态跳转至所述控制状态的跳转条件，所述控制状态用以实现各个状态之间跳转的判别；（３）当所述时钟锁相环初始上电后，所述处理器先进入控制状态，然后根据步骤（２）设定的跳转条件进入相应状态，执行步骤（１）中对应的操作步骤，进而实现时钟锁相环的锁相控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘飚，何宇东，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：11[]