多阶存储器单元读取制造技术

多阶读取可根据正读取的存储器单元的阈值电压的函数动态改变字线电容。多阶读取可减少电流尖脉冲，并减少读取期间存储器单元的变热。存储器装置包含全局字线驱动器以将选择的存储器单元的字线连接到读出电路并将局部字线驱动器局部连接到存储器单元。在字线被充电到读取电压之后，控制逻辑可有选择地启用和禁用部分或全部全局字线驱动器和局部字线驱动器，以及向位线施加不同的离散电压电平以执行多阶读取。

【技术实现步骤摘要】

本专利技术的实施例一般涉及存储器装置，并且更具体地说，涉及在不同阶施加不同电压电平以读取存储器单元。版权声明/许可此专利文档的公开的部分可含有受到版权保护的资料。版权拥有人不反对任何人复制该专利文档或专利公开，因为它出现在专利和商标局专利文件或记录中，但另外无论什么都保留所有的版权权利。版权声明应用于下面所描述的所有数据，并且在所附的附图中，以及应用于下面描述的任何软件：版权?2014，英特尔公司，保留所有权利。
技术介绍
计算装置依赖存储装置来存储计算装置中使用的代码和数据。某些存储器装置是字节可寻址的，其中存储器单元在字线与位线之间。通过一些存储器单元技术，读取存储器单元可引起对存储器装置内容的非故意改变(称为单元扰动)。更具体地说，与读取存储器单元关联的电流可引起存储器装置变热，并引起所存储数据的不稳定性，以及使用更多功率。存在能够读取存储器单元必需的一定量的电流。将理解，甚至众所周知的半导体处理技术都导致存储器装置内以及从装置到装置的操作和性能变化。读取电压电平的传统方法通常针对以较低读出裕度为代价的最坏情况电流。虽然可增大电流以改进读出裕度，但增大电流具有增大功耗以及引起增大的单元扰动的负面影响。从而，传统方法倾向于在读出裕度与单元扰动之间的折衷，这可负面影响了读取性能。附图说明如下描述包含具有作为实现本专利技术实施例的示例给出的图示的附图的讨论。附图应该作为示例而不是作为限制进行理解。如本文所使用的，对一个或多个“实施例”的提及要理解为描述包含在本专利技术至少一个实现中的具体特征、结构和/或特性。从而，在本文中出现的诸如“在一个实施例中”或“在备选实施例中”的短语描述了本专利技术的各种实施例和实现，并且不一定都指同一实施例。然而，它们也不一定是互斥的。图1是具有存储器装置的系统的实施例的框图，在所述系统中执行多阶读取操作。图2是执行多阶读取操作的系统中的电压波形的实施例的图示。图3是执行两阶读取操作的系统中的电压波形的实施例的图示。图4是提供多阶读取操作的字线和位线驱动器的实施例的电路图示。图5是用于在多阶中读取的过程的实施例的流程图。图6是可实现多阶读取的计算系统的实施例的框图。图7是可实现多阶读取的移动装置的实施例的框图。下面描述某些细节和实现，包含附图的描述，附图可描绘一些或所有下面描述的实施例，以及讨论本文呈现的专利技术概念的其它可能实施例或实现。具体实施方式本文所描述的多阶读取(其也可被称为多级读取)可减少电流尖脉冲并减少在读取操作期间存储器单元的变热。存储器装置包含全局字线驱动器以将字线连接到读出电路并将局部字线驱动器局部连接到选择的存储器单元。字线驱动器可将选择的字线充电到读取电压，为施加到选择的存储器单元的位线的位线电压做准备。全局字线驱动器和局部字线驱动器有选择地将选择的存储器单元的字线连接到读出电路，以在施加一个或多个位线电压电平之后给来自选择的存储器单元的读出电路充电。控制逻辑可有选择地启用和禁用部分全局字线驱动器和/或局部字线驱动器，以及向位线施加不同的离散电压电平以执行多阶读取。控制逻辑可通过控制部分全局字线路径并通过控制在具体位线电压要启用的局部字线路径来控制读取阶的电容。通过有选择地启用和禁用来自选择的存储器单元的全局字线驱动器和局部字线驱动器，以及施加不同离散位线电压电平，控制逻辑可根据正读取的存储器单元的阈值电压的函数动态改变字线电容。将理解，在一个或多个节点有选择地接进全局字线路径并有选择地接进局部字线路径可提供在存储器单元所看到的不同电容。从而，通过有选择地控制沿路径的什么节点从字线或存储器单元连接或断开，控制逻辑可动态改变由存储器单元在读取期间看到的有效电容。控制逻辑可减小多阶中的有效电容，以及增大位线电压。从而，多阶读取可使读取在工艺变化上更一致，改进读出裕度与单元扰动之间的折衷。如上面所提到的，对存储器单元读取的一个传统方法最小化字线电容以控制读取期间的最坏情况温度。然而，对于具有低电压阈值的存储器单元，此类技术导致低读出裕度，影响读取性能。虽然增大电容可改进读出裕度，但此类电容增大倾向于随着增大的电流结果而增大单元扰动。这些关系形成在读出裕度与单元扰动之间的折衷中涉及的基本问题。传统最坏情况方法选择固定单元扰动和读出裕度折衷。多阶读取使用多阶动态改变控制折衷的机制。多阶读取可按照如下实现。控制逻辑将字线充电到支持存储器单元读取的电压电平。表达控制逻辑一般用于指解码逻辑和/或操作负责读取读出的驱动器的逻辑，如果考虑与解码逻辑分开。如本文所描述的，控制逻辑可有选择地控制在沿字线路径的不同节点的驱动器。控制逻辑可包含控制位线操作的逻辑以及控制字线操作的逻辑。将理解，位线逻辑可进一步被视为分离全局位线和局部位线控制，以及全局字线和局部字线控制。全局位线和全局位线分别指的是应用于一组位线或字线的驱动器和/或其它电路。局部位线和局部位线分别指应用于特定位线或字线的驱动器和/或其它电路。字线和/或位线指的是在许多(例如数十、数百或数千)存储器单元上延伸的导线。如本文所使用的，字线路径可指的是将驱动器连接到字线的路径和/或将驱动器连接到字线的路径加上字线本身。控制逻辑对字线充电所使用的特定电压电平和/或位线电压将取决于系统实现以及用于系统实现的存储器技术。对字线充电的电压的值将随实现改变，如本领域技术人员将理解的。字线电压的值可基于提供在初始位线电压的良好读取所需的电平(例如基于读出电路的架构)。多阶读取增大位线电压，以及改变在存储器单元所看到的有效字线电容。多阶读取的每个阶都可被视为具有对应于字线电容的特定位线电压电平。位线电压电平通过将位线斜升到该电压电平来提供。字线电容通过选择沿字线路径的不同节点来提供。在一个实施例中，一旦选择的字线被充电，控制逻辑就使全局字线浮动，例如通过控制逻辑取消选择全局字线驱动器。在一个实施例中，控制逻辑保持局部字线驱动器被选择，同时使字线从连接到读出电路的全局驱动器电路浮动。控制逻辑然后将位线电压斜升到初始值或初始电压电平。初始电压电平低于触发或阈值处理存储器单元所期望的传统电压电平。在一个实施例中，位线的初始电压电平基于存储器装置的存储器单元的阈值电压的期望分布。例如，可能存在触发具有基于处理中的差异的不同阈值电压的存储器单元所期望的电压范围。初始电压可以是引起一定百分比的装置阈值处理(例如50%、33%、25%)所期望的电压电平。将理解，对参考多阶读取所描述的电压电平的提及指的是控制逻辑对位线充电的电平。电压电平保持至少某个延迟周期，并且不仅仅是在斜升到某个电压电平时瞬间或瞬时通过的电压值。例如，假定估计触发所有存储器单元的电压是电压Vdm，其高于最高期望Vt(阈值电压)。使用50%阈值作为示例，进一步假定期望所有存储器单元的50%在电压Vdm-Vpart触发，其中Vpart表示电压步长，其中电压电平Vdm-Vpart将触发存储器单元的50%。控制逻辑可斜升到初始电压Vinitial=Vdm-Vpart，并且保持电压电平Vinitial足够本文档来自技高网...

【技术保护点】
一种用于多阶存储器单元读取的方法，包括：给具有被选择以读取的存储器单元的存储器装置的字线充电；启用将全局字线路径从所述字线连接到读取所述存储器单元的读出电路的全局字线驱动器，并启用将局部字线路径连接到所述全局字线路径的局部字线驱动器；禁用所述全局字线驱动器，并保持启用所述局部字线驱动器；向所述选择的存储器单元的位线施加初始电压；禁用所述局部字线驱动器，并保持禁用所述全局字线驱动器；向所述位线施加较高电压；以及启用所述全局字线驱动器和所述局部字线驱动器以将所述存储器单元连接到所述读出电路以读取所述选择的存储器单元。

【技术特征摘要】
2014.06.04 US 14/2955121.一种用于多阶存储器单元读取的方法，包括：
给具有被选择以读取的存储器单元的存储器装置的字线充电；
启用将全局字线路径从所述字线连接到读取所述存储器单元的读出电路的全局字线驱动器，并启用将局部字线路径连接到所述全局字线路径的局部字线驱动器；
禁用所述全局字线驱动器，并保持启用所述局部字线驱动器；
向所述选择的存储器单元的位线施加初始电压；
禁用所述局部字线驱动器，并保持禁用所述全局字线驱动器；
向所述位线施加较高电压；以及
启用所述全局字线驱动器和所述局部字线驱动器以将所述存储器单元连接到所述读出电路以读取所述选择的存储器单元。
2.如权利要求1所述的方法，其中所述存储器单元包括相变存储器元件。
3.如权利要求1所述的方法，其中施加到所述位线的所述初始电压和所述较高电压具有基于由于所述存储器装置的存储器单元的工艺变化的期望阈值电压分布确定的电压电平。
4.如权利要求1所述的方法，其中施加所述初始电压进一步包括：在禁用所述局部字线驱动器之前向所述位线施加多个不同离散电压电平。
5.如权利要求1所述的方法，其中施加所述较高电压进一步包括：在启用所述全局字线驱动器和所述局部字线驱动器之前向所述位线施加多个不同离散电压电平。
6.如权利要求1所述的方法，其中禁用所述全局字线驱动器和禁用所述局部字线驱动器包括动态改变在所述存储器单元所看到的所述字线的电容。
7.如权利要求1所述的方法，进一步包括：在禁用所述全局字线驱动器并保持启用所述局部字线驱动器之前，倾斜所述位线电压。
8.如权利要求1所述的方法，进一步包括：在向所述位线施加所述初始电压之后，启用所述全局字线驱动器和所述局部字线驱动器以连接到所述读出电路，以在向所述位线施加所述初始电压之后并在向所述位线施加所述较高电压之后，读取所述存储器单元。
9.一种具有在字线与位线之间的存储器单元的存储器装置，包括：
读出电路，用于在所述存储器单元被选择用于读取操作时读取所述存储器单元；
字线，具有关联的全局字线驱动器和局部字线驱动器，所述全局字线驱动器有选择地将全局字线路径连接到所述字线，并且所述局部字线驱动器有选择地将局部字线路径连接到所述全局字线路径，其中所述字线经由所述全局字线路径和所述局部字线路径连接到所述读出电路以读取所述存储器单元；以及
位线，具有关联的位线驱动器以有选择地向所述位线施加多个电压电平；以及
逻辑，用于有选择地启用和禁用所述全局字线驱动器和所述局部字线驱动器，并使所述位线驱动器向所述位线施加电压电平；
其中在所述字线被充电到读取电压之后，所述逻辑将禁用所述全局字线驱动器，同时保持启用所述局部字线驱动器，并且其中所述逻辑将使所述位线驱动器向所述位线施加初始电压，同时所述全局字线驱动器被禁用，并且所述局部字线驱动器被启用；并且
其中所述逻辑将进一步禁用所述局部字线驱动器并保持禁用所述全局字线驱动器，并且其中所述逻辑将使所述位线驱动器向所述位线施加高于所述初始电压的第二电压，同时禁用所述全局字线驱动器和所述局部字线驱动器。
10.如权利要求9所述的存储器装置，其中所述存储器单元包括相变存储器元件。
11.如权利要求9所述的存储器装置，其中施加到所述位线的所述初始电压和所述第二电压具有基于由于所述存储器装置的存储器单元的工艺变化的期望阈值电压分布确定的电压电平。
12.如权利要求9所述的存储器装置，其中所述逻辑将使所述位线驱动器向所述位线施加包含所述初始电压电平的多个不同电压电平，同时在所述读出电路读取所述存储器单元之前，禁用所述全局字线驱动器并启用所述局部字线驱动器。
13.如权利要求9所述的存储器装置，其中所述逻辑将使所述位线驱动器向所述位线施加包含所述第二电压电平的多个不同电压电平，同时在所述读出电路读取所述存储器单元之前，禁用所述全局字线驱动器和所述局部字线驱动器。
14.如权利要求9所述的存储器装置，其中所述逻辑将禁用所述全局字线驱动器和所述局部字线驱动器以动态改变在所述存储器单元所看到的所述字线...

【专利技术属性】
技术研发人员：S古里亚尼，K潘加尔，B斯里尼瓦桑，C胡，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US