数据传输方法、存储器存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术提供一种数据传输方法、存储器存储装置及存储器控制电路单元。所述方法用于所述存储器存储装置与主机系统之间的数据传输操作，其中所述主机系统记录多个提交阵列，且所述方法包括：从所述主机系统获得第一提交阵列中的至少一第一指令，并判断所述至少一第一指令的第一数据量是否符合第一预定条件；当所述第一数据量符合所述第一预定条件时，从主机系统获得第二提交阵列中的至少一第二指令；以及对所述存储器存储装置中的可复写式非易失性存储器模块依序地执行对应至少一第一指令与至少一第二指令的数据存取操作。本发明专利技术能够满足对应不同操作的指令被执行的即时性，进而提升使用者的操作体验。

Data transmission method, memory storage device and memory control circuit unit

The invention provides a data transmission method, a memory storage device and a memory control circuit unit. The method for the data transmission between the memory storage device and a host system, wherein the host system records submitted multiple arrays, and the method includes: first submitted at least a first instruction in the array from the host system, and determines whether the first data of the at least one first order quantity meet the first predetermined conditions; when the first data conforms to the first predetermined conditions, second from the host system to submit at least second instructions in the array; and the memory storage device in the rewritable non-volatile memory module in order to perform data access operations corresponding to at least a first instruction and at least second instructions. The invention can satisfy the real-time performance of the instructions corresponding to different operations, thereby enhancing the user's operation experience.

【技术实现步骤摘要】
数据传输方法、存储器存储装置及存储器控制电路单元
本专利技术涉及一种数据传输机制，且特别涉及一种数据传输方法、存储器存储装置及存储器控制电路单元。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。为了配合可复写式非挥发性存储器的存储器存储装置(如，固态硬盘)的较高的写入/读取速度，许多数据传输接口(例如，高速周边零件连接接口，PCIe接口)也开始支援更高阶的数据传输协定，例如，快速非挥发性存储器(Non-VolatileMemoryexpress，NVMe)接口标准，以发挥高速的可复写式非挥发性存储器存储装置的工作效率。在快速非挥发性存储器接口标准下，存储器存储装置的存储器管理电路会主动地从主机系统依序地读取主机系统所记录的每一个提交阵列中的指令，并依照所读取的先后顺序将此些指令暂存于存储器存储装置中的指令阵列中。之后，存储器管理电路即可根据指令阵列中的指令对可复写式非易失性存储器模块进行数据存取。然而，若一个提交阵列中记录有对应于使用者所执行的操作的大量指令时，存储器存储装置中的指令阵列的空间将很快地被此提交阵列中的指令用尽。此时，倘若主机系统收到使用者的另一操作，则存储器存储装置中将没有足够的空间存储对应此另一操作的指令，且对应此另一操作的指令必须待已暂存于指令阵列中的大量指令都被处理后才能被执行。由此可知，现有的数据传输机制并无法满足对应不同操作的指令被执行的即时性。特别是，当上述使用者的另一操作仅需对少量数据进行存取时，使用者仍需经长时间的等待才能得到系统的回应，进而带给使用者不佳的操作体验。
技术实现思路
本专利技术提供一种数据传输方法、存储器存储装置与存储器控制电路单元，其能够满足对应不同操作的指令被执行的即时性，进而提升使用者的操作体验。本专利技术的一范例实施例提出一种数据传输方法，用于存储器存储装置与主机系统之间的数据传输操作，其中所述主机系统记录多个提交阵列。本数据传输方法包括：从所述主机系统获得第一提交阵列中的至少一第一指令，并判断所述至少一第一指令的一第一数据量是否符合第一预定条件；当所述第一数据量符合所述第一预定条件时，从所述主机系统获得第二提交阵列中的至少一第二指令；以及对所述存储器存储装置中的可复写式非易失性存储器模块依序地执行对应所述至少一第一指令与所述至少一第二指令的数据存取操作。在本专利技术的一范例实施例中，所述判断至少一第一指令的第一数据量是否符合第一预定数据量的步骤包括：依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量；以及当所述第一数据量大于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从所述主机系统读取所述第一提交阵列中的指令。在本专利技术的一范例实施例中，所述第二提交阵列的至少一第二指令符合第二预定条件，且第二预定条件为至少一第二指令的第二数据量大于或等于第二预定数据量，其中所述第二预定数据量不同于所述第一预定数据量。在本专利技术的一范例实施例中，所述判断至少一第一指令的第一数据量是否符合第一预定数据量的步骤包括：依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量；以及当所述第一数据量非大于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从主机系统读取第一提交阵列中的指令，其中第一数据量与第一预定数据量之间的差值小于第一数据量门槛值。在本专利技术的一范例实施例中，所述第二提交阵列的至少一第二指令符合第二预定条件，且第二预定条件为至少一第二指令的第二数据量非大于第二预定数据量。其中所述第二数据量与所述第二预定数据量之间的差值小于第二数据量门槛值，其中所述第二预定数据量不同于所述第一预定数据量，且所述第二数据量门槛值不同于所述第一数据量门槛值。在本专利技术的一范例实施例中，所述当第一数据量符合第一预定条件时，从主机系统获得第二提交阵列中符合第二预定条件的至少一第二指令的步骤还包括：将符合第一预定条件的至少一第一指令放入指令阵列中；以及将所述至少一第二指令放入所述指令阵列中的所述至少一第一指令之后。在本专利技术的一范例实施例中，所述至少一第一指令包括写入指令或读取指令，以及所述至少一第二指令包括写入指令或读取指令。在本专利技术的一范例实施例中，所述从主机系统获得第一提交阵列中的至少一第一指令的步骤是反应于来自所述主机系统的一指令通知。所述指令通知指示所述提交阵列中至少一提交阵列存储有至少一指令。在本专利技术的一范例实施例中，所述存储器存储装置相容于一快速非挥发性存储器(NVMexpress)接口标准。本专利技术的另一范例实施例提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以耦接至主机系统，且所述主机系统记录多个提交阵列。所述存储器控制电路单元耦接至所述连接接口单元与所述可复写式非易失性存储器模块，所述存储器控制电路单元用以从所述主机系统获得第一提交阵列中的至少一第一指令，并判断所述至少一第一指令的第一数据量是否符合第一预定条件。所述存储器控制电路单元还用以当所述第一数据量符合所述第一预定条件时，从所述主机系统获得第二提交阵列中的至少一第二指令。所述存储器控制电路单元还用以发送第一存取指令阵列以指示对所述可复写式非易失性存储器模块依序地执行对应至少一第一指令与所述至少一第二指令的数据存取操作。在本专利技术的一范例实施例中，所述判断至少一第一指令的第一数据量是否符合第一预定条件的操作中，所述存储器控制电路单元还用以依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量。所述存储器控制电路单元还用以当所述第一数据量大于或等于第一预定数据量时，判定所述第一数据量符合所述第一预定数据量，并停止从所述主机系统读取所述第一提交阵列中的指令。在本专利技术的一范例实施例中，所述第二提交阵列的至少一第二指令符合第二预定条件，且所述第二预定条件为至少一第二指令的第二数据量或等于第二预定数据量，其中所述第二预定数据量不同于所述第一预定数据量。在本专利技术的一范例实施例中，所述判断至少一第一指令的第一数据量是否符合第一预定条件的操作中，所述存储器控制电路单元还用以依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量。所述存储器控制电路单元还用以当所述第一数据量非大于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从所述主机系统读取该第一提交阵列中的指令，其中所述第一数据量与所述第一预定数据量之间的差值小于第一数据量门槛值。在本专利技术的一范例实施例中，所述第二提交阵列的至少一第二指令符合第二预定条件，且所述第二预定条件为所述至少一第二指令的第二数据量非大于第二预定数据量，其中所述第二数据量与第二预定数据量之间的差值小于第二数据量门槛值。其中所述第二预定数据量不同于所述第一预定数据量，且所述第二数据量门槛值不同于本文档来自技高网...

【技术保护点】
一种数据传输方法，用于存储器存储装置与主机系统之间的数据传输操作，其特征在于，所述主机系统记录多个提交阵列，所述数据传输方法包括：从所述主机系统获得第一提交阵列中的至少一第一指令，并判断所述至少一第一指令的第一数据量是否符合第一预定条件；当所述第一数据量符合所述第一预定条件时，从所述主机系统获得第二提交阵列的至少一第二指令；以及对所述存储器存储装置中的可复写式非易失性存储器模块依序地执行对应所述至少一第一指令与所述至少一第二指令的数据存取操作。

【技术特征摘要】
1.一种数据传输方法，用于存储器存储装置与主机系统之间的数据传输操作，其特征在于，所述主机系统记录多个提交阵列，所述数据传输方法包括：从所述主机系统获得第一提交阵列中的至少一第一指令，并判断所述至少一第一指令的第一数据量是否符合第一预定条件；当所述第一数据量符合所述第一预定条件时，从所述主机系统获得第二提交阵列的至少一第二指令；以及对所述存储器存储装置中的可复写式非易失性存储器模块依序地执行对应所述至少一第一指令与所述至少一第二指令的数据存取操作。2.根据权利要求1所述的数据传输方法，其特征在于，判断所述至少一第一指令的所述第一数据量是否符合所述第一预定条件的步骤包括：依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量；以及当所述第一数据量大于或等于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从所述主机系统读取所述第一提交阵列中的指令。3.根据权利要求2所述的数据传输方法，其特征在于，所述第二提交阵列的所述至少一第二指令符合第二预定条件，且所述第二预定条件为所述至少一第二指令的第二数据量大于或等于第二预定数据量，其中所述第二预定数据量不同于所述第一预定数据量。4.根据权利要求1所述的数据传输方法，其特征在于，判断所述至少一第一指令的所述第一数据量是否符合所述第一预定条件的步骤还包括：依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量；以及当所述第一数据量非大于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从所述主机系统读取所述第一提交阵列中的指令，其中所述第一数据量与所述第一预定数据量之间的差值小于第一数据量门槛值。5.根据权利要求4所述的数据传输方法，其特征在于，所述第二提交阵列的所述至少一第二指令符合一第二预定条件，且所述第二预定条件为所述至少一第二指令的第二数据量非大于一第二预定数据量，其中所述第二数据量与所述第二预定数据量之间的差值小于第二数据量门槛值，其中所述第二预定数据量不同于所述第一预定数据量，且所述第二数据量门槛值不同于所述第一数据量门槛值。6.根据权利要求1所述的数据传输方法，其特征在于，当所述第一数据量符合所述第一预定条件时，从所述主机系统获得所述第二提交阵列中的所述至少一第二指令的步骤还包括：将符合所述第一预定条件的所述至少一第一指令放入指令阵列中；以及将所述至少一第二指令放入所述指令阵列中的所述至少一第一指令之后。7.根据权利要求1所述的数据传输方法，其特征在于，所述至少一第一指令包括写入指令或读取指令，以及所述至少一第二指令包括写入指令或读取指令。8.根据权利要求1所述的数据传输方法，其特征在于，从所述主机系统获得所述第一提交阵列中的所述至少一第一指令的步骤是反应于来自所述主机系统的指令通知，其中所述指令通知指示所述多个提交阵列中至少一提交阵列存储有至少一指令。9.根据权利要求1所述的数据传输方法，其特征在于，所述存储器存储装置相容于快速非挥发性存储器接口标准。10.一种存储器存储装置，其特征在于，包括：连接接口单元，用以耦接至主机系统，其中所述主机系统记录多个提交阵列；可复写式非易失性存储器模块；以及存储器控制电路单元，耦接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以从所述主机系统获得第一提交阵列中的至少一第一指令，并判断所述至少一第一指令的第一数据量是否符合第一预定条件，其中所述存储器控制电路单元还用以当所述第一数据量符合所述第一预定条件时，从所述主机系统获得第二提交阵列中的至少一第二指令，其中所述存储器控制电路单元还用以发送第一存取指令阵列以指示对所述可复写式非易失性存储器模块依序地执行对应所述至少一第一指令与所述至少一第二指令的数据存取操作。11.根据权利要求10所述的存储器存储装置，其特征在于，在判断所述至少一第一指令的所述第一数据量是否符合所述第一预定条件的操作中，所述存储器控制电路单元还用以依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量，其中所述存储器控制电路单元还用以当所述第一数据量大于或等于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从所述主机系统读取所述第一提交阵列中的指令。12.根据权利要求11所述的存储器存储装置，其特征在于，所述第二提交阵列的所述至少一第二指令符合第二预定条件，且所述第二预定条件为所述至少一第二指令的第二数据量大于或等于第二预定数据量，其中所述第二预定数据量不同于所述第一预定数据量。13.根据权利要求10所述的存储器存储装置，其特征在于，在判断所述至少一第一指令的所述第一数据量是否符合所述第一预定条件的操作中，所述存储器控制电路单元还用以依序地读取多笔具有第一数量的第一指令，并累加每一笔具有所述第一数量的第一指令的数据量以获得所述第一数据量，其中所述存储器控制电路单元还用以当所述第一数据量非大于第一预定数据量时，判定所述第一数据量符合所述第一预定条件，并停止从所述主机系统读取所述第一提交阵列中的指令，其中所述第一数据量与所述第一预定数据量之间的差值小于第一数据量门槛值。14.根据权利要求13所述的存储器存储装置，其特征在于，所述第二提...

【专利技术属性】
技术研发人员：曾明晖，
申请(专利权)人：合肥兆芯电子有限公司，
类型：发明
国别省市：安徽,34