具有带单元的存储器阵列制造技术

本发明专利技术的实施例提供一种存储器阵列，包括以列和行布置的多个存储器单元。存储器阵列还包括以行布置的多个第一类型带单元，其中每个第一类型带单元都包括第一类型阱带结构。存储器阵列还包括以行布置的多个第二类型带单元。每个第二类型带单元都包括第二类型阱带结构。每一列存储器单元都被多个第一类型带单元的至少一个第一类型带单元或多个第二类型带单元的至少一个第二类型带单元界定。

【技术实现步骤摘要】

本专利技术的实施例涉及半导体领域，更具体地，涉及具有带单元的存储器阵列。
技术介绍
静态随机存取存储器(“SRAM”)阵列通常用于集成电路器件中的数据存储。最近，鳍式场效应晶体管(“finFET”)技术的进步使用可能的finFET晶体管制造了先进的SRAM单元。SRAM阵列性能通常与布局有关。例如，SRAM单元位于SRAM阵列中的位置有时使得SRAM阵列的内部单元与SRAM阵列的边缘单元相比不同地执行操作。性能的差异通常由边缘单元的不连续单元布局结构引起。一些SRAM阵列包括具有P阱和N阱带结构的伪单元来帮助使得总体SRAM性能更加统一。包括带结构的伪单元有时被称为带单元(strapcell)。
技术实现思路
本专利技术的实施例提供了一种存储器阵列，包括：多个存储器单元，所述多个存储器单元以列和行进行布置，存储器单元的列布置在第一方向上，存储器单元的行布置在与所述第一方向不同的第二方向上，所述多个存储器单元的每个存储器单元都包括：位线部，在所述第一方向上延伸，所述位线部与相邻存储器单元的位线部耦合；互补位线部，在所述第一方向上延伸，所述互补位线部与所述相邻存储器单元的互补位线部耦合；字线部，在所述第二方向上延伸，所述字线部与另一相邻存储器单元的字线部耦合；至第一电压线的至少一个连接；和至第二电压线的至少一个连接；多个第一类型带单元，布置为与所述存储器单元的至少一个字线部基本平行的行，其中，每个第一类型带单元都包括第一类型阱带结构，并且所述第一类型阱带结构被配置为将所述第一类型带单元的第一类型阱与第一电压连接件电连接，所述第一电压连接件与所述第一电压线电耦合；以及多个第二类型带单元，布置为与所述至少一个字线部或至少一个其他字线部基本平行的行，其中，每个第二类型带单元都包括第二类型阱带结构，并且所述第二类型阱带结构被配置为将所述第二类型带单元的第二类型阱与第二电压连接件电连接，所述第二电压连接件与所述第二电压线电耦合，其中，所述存储器单元的列的每一列存储器单元都被所述多个第一类型带单元中的至少一个第一类型带单元或所述多个第二类型带单元中的至少一个第二类型带单元界定。本专利技术的实施例还提供了一种两端口静态随机存取存储器(SRAM)阵列，包括：多个SRAM单元，所述多个SRAM单元以列和行进行布置，所述SRAM单元的列布置在第一方向上，所述SRAM单元的行布置在与所述第一方向不同的第二方向上，所述多个SRAM单元的每个SRAM单元都包括：写位线部，在所述第一方向上延伸，所述写位线部与相邻SRAM单元的写位线部耦合，互补写位线部，在所述第一方向上延伸，所述互补写位线部与所述相邻SRAM单元的互补写位线部耦合；读位线部，在所述第一方向上延伸，所述读位线部与所述相邻SRAM单元的读位线部耦合；写字线部，在所述第二方向上延伸，所述写字线部与另一相邻SRAM单元的写字线部耦合；读字线部，在所述第二方向上延伸，所述读字线部与所述另一相邻SRAM单元的读字线部耦合；至第一电压线的至少一个连接；和至第二电压线的至少一个连接；多个第一类型带单元，布置为与所述SRAM单元的至少一个读字线部或所述SRAM单元的至少一个写字线部基本平行的行，其中，每个第一类型带单元都包括P型阱带结构，并且所述P型阱带结构被配置为将所述第一类型带单元的P型阱与第一电压连接件电连接，所述第一电压连接件与所述第一电压线电耦合；以及多个第二类型带单元，布置为与所述SRAM单元的至少一个读字线部或所述SRAM单元的至少一个写字线部或所述SRAM单元的至少一个其他读字线部或所述SRAM单元的至少一个其他写字线部基本平行的行，其中，每个第二类型带单元都包括N型阱带结构，并且所述N型阱带结构被配置为将所述第二类型带单元的N型阱与第二电压连接件电连接，所述第二电压连接件与所述第二电压线电耦合，其中，所述SRAM单元的列的每一列SRAM单元都被所述多个第一类型带单元的一个第一类型带单元或所述多个第二类型带单元的一个第二类型带单元界定。本专利技术的实施例还提供了一种两端口静态随机存取存储器(SRAM)阵列，包括：多个SRAM单元，所述多个SRAM单元以列和行进行布置，所述SRAM单元的列布置在第一方向上，所述SRAM单元的行布置在与所述第一方向不同的第二方向上，所述多个SRAM单元的每个SRAM单元都包括：写位线部，在所述第一方向上延伸，所述写位线部与相邻SRAM单元的写位线部耦合；互补写位线部，在所述第一方向上延伸，所述互补写位线部与所述相邻SRAM单元的互补写位线部耦合；读位线部，在所述第一方向上延伸，所述读位线部与所述相邻SRAM单元的读位线部耦合；写字线部，在所述第二方向上延伸，所述写字线部与另一相邻SRAM单元的写字线部耦合；读字线部，在所述第二方向上延伸，所述读字线部与所述另一相邻SRAM单元的读字线部耦合；至第一电压线的至少一个连接；和至第二电压线的至少一个连接；多个第一类型带单元，布置为与所述SRAM单元的至少一个读字线部或所述SRAM单元的至少一个写字线部基本平行的行，其中，每个第一类型带单元都包括P型阱带结构，并且所述P型阱带结构被配置为将所述第一类型带单元的P型阱与第一电压连接件电连接，所述第一电压连接件与所述第一电压线电耦合；以及多个第二类型带单元，布置为与所述SRAM单元的至少一个读字线部或所述SRAM单元的至少一个写字线部或所述SRAM单元的至少一个其他读字线部或所述SRAM单元的至少一个其他写字线部基本平行的行，其中，每个第二类型带单元都包括N型阱带结构，并且所述N型阱带结构被配置为将所述第二类型带单元的N型阱与第二电压连接件电连接，所述第二电压连接件与所述第二电压线电耦合，其中每一列SRAM单元都被所述多个第一类型带单元的一个第一类型带单元或所述多个第二类型带单元的一个第二类型带单元界定，所述多个SRAM单元的SRAM单元被划分为第一子阵列、第二子阵列、第三子阵列和第四子阵列，所述第一子阵列具有所述多个SRAM单元的第一组SRAM单元，所述第二子阵列具有所述多个SRAM单元的第二组SRAM单元，所述第三子阵列具有所述多个SRAM单元的第三组SRAM单元，并且所述第四子阵列具有所述多个SRAM单元的第四组SRAM单元，所述第一子阵列邻接所述第二子阵列，所述第三子阵列邻接所述第四子阵列，所述第一子阵列的SRAM单元的布置在所述至少一个第一列中的写位线部与所述第二子阵列的SRAM单元的布置在所述至少一个第二列中的写位线部电连接，所述第一子阵列的SRAM单元的布置在所述至少一个第一列中的互补写位线部与所述第二子阵列的SRAM单元的布置在所述至少一个第二列中的互补写位线部电连接，所述第三子阵列的SRAM单元的布置在所述至少一个第三列中的写位线部与所述第四子阵列的SRAM单元的布置在所述至少一个第四列中的写位线部电连接，所述第三子阵列的SRAM单元的布置在所述至少一个第三列中的互补写位线部与所述第四子阵列的SRAM单元的布置在所述至少一个第四列中的互补写位线部电连接，所述第一子阵列的SRAM单元的布置在所述至少一个第一列中的读位线部与所述第二子阵列的SRAM单元的布置在所述至少一个第二列中的读位线部物理分本文档来自技高网...

【技术保护点】
一种存储器阵列，包括：多个存储器单元，所述多个存储器单元以列和行进行布置，存储器单元的列布置在第一方向上，存储器单元的行布置在与所述第一方向不同的第二方向上，所述多个存储器单元的每个存储器单元都包括：位线部，在所述第一方向上延伸，所述位线部与相邻存储器单元的位线部耦合；互补位线部，在所述第一方向上延伸，所述互补位线部与所述相邻存储器单元的互补位线部耦合；字线部，在所述第二方向上延伸，所述字线部与另一相邻存储器单元的字线部耦合；至第一电压线的至少一个连接；和至第二电压线的至少一个连接；多个第一类型带单元，布置为与所述存储器单元的至少一个字线部基本平行的行，其中，每个第一类型带单元都包括第一类型阱带结构，并且所述第一类型阱带结构被配置为将所述第一类型带单元的第一类型阱与第一电压连接件电连接，所述第一电压连接件与所述第一电压线电耦合；以及多个第二类型带单元，布置为与所述至少一个字线部或至少一个其他字线部基本平行的行，其中，每个第二类型带单元都包括第二类型阱带结构，并且所述第二类型阱带结构被配置为将所述第二类型带单元的第二类型阱与第二电压连接件电连接，所述第二电压连接件与所述第二电压线电耦合，其中，所述存储器单元的列的每一列存储器单元都被所述多个第一类型带单元中的至少一个第一类型带单元或所述多个第二类型带单元中的至少一个第二类型带单元界定。...

【技术特征摘要】
2015.07.30 US 14/813,1851.一种存储器阵列，包括：多个存储器单元，所述多个存储器单元以列和行进行布置，存储器单元的列布置在第一方向上，存储器单元的行布置在与所述第一方向不同的第二方向上，所述多个存储器单元的每个存储器单元都包括：位线部，在所述第一方向上延伸，所述位线部与相邻存储器单元的位线部耦合；互补位线部，在所述第一方向上延伸，所述互补位线部与所述相邻存储器单元的互补位线部耦合；字线部，在所述第二方向上延伸，所述字线部与另一相邻存储器单元的字线部耦合；至第一电压线的至少一个连接；和至第二电压线的至少一个连接；多个第一类型带单元，布置为与所述存储器单元的至少一个字线部基本平行的行，其中，每个第一类型带单元都包括第一类型阱带结构，并且所述第一类型阱带结构被配置为将所述第一类型带单元的第一类型阱与第一电压连接件电连接，所述第一电压连接件与所述第一电压线电耦合；以及多个第二类型带单元，布置为与所述至少一个字线部或至少一个其他字线部基本平行的行，其中，每个第二类型带单元都包括第二类型阱带结构，并且所述第二类型阱带结构被配置为将所述第二类型带单元的第二类型阱与第二电压连接件电连接，所述第二电压连接件与所述第二电压线电耦合，其中，所述存储器单元的列的每一列存储器单元都被所述多个第一类型带单元中的至少一个第一类型带单元或所述多个第二类型带单元中的至少一个第二类型带单元界定。2.根据权利要求1所述的存储器阵列，其中，每一列存储器单元的至少一个第一类型带单元位于所述存储器单元的列的第一端上，并且每一列
\t存储器单元的至少一个第二类型带单元位于所述存储器单元的列的第二端上，所述存储器单元的列的第二端与所述存储器单元的列的所述第一端相对。3.根据权利要求1所述的存储器阵列，其中，所述第一类型阱带结构是P型阱带结构，每个P型阱带结构都包括：第一接触层；第一通孔层；和第一导电层；以及所述P型阱带结构位于P型氧化物限定区域上方，所述P型氧化物限定区域位于所述P型阱上方。4.根据权利要求3所述的存储器阵列，其中，所述第二类型阱带结构是N型阱带结构，每个N型阱带结构都包括：第二接触层；第二通孔层；和第二导电层；以及所述N型阱带结构位于N型氧化物限定区域上方，所述N型氧化物限定区域位于所述N型阱上方。5.根据权利要求4所述的存储器阵列，其中，所述N型氧化物限定区域包括磷酸硅。6.根据权利要求1所述的存储器阵列，其中，每个第一类型带单元都不包括第二类型阱带结构，并且每个第二类型带单元都不包括第一类型阱带结构。7.根据权利要求1所述的存储器阵列，其中，所述多个存储器单元的存储器单元布置为所述存储器单元的列，所述存储器单元的列在所述第一方向上具有单元间距，并且所述多个带单元的带单元在所述第一方向上具有等于所述单元间距的三倍的单元高度。8.根据权利要求1所述的存储器阵列，其中，所述多个存储器单元的存储器单元被划分为第一子阵列和第二子阵列，所述第一子阵列具有所述多个存储器单元的第一组存储器单元，所述第二子阵列具有所述多个存储器单元的第二组存储器单元，所述存储器阵列还包括至少一行伪单元，所述伪单元的行中的伪单元的数量等于包括在所述存储器单元的第一子阵列中的存储器单元的列的数量，并且所述伪单元的行的伪单元布置在所述第二方向上以与包括在所述第一子阵列中的存储器单元的列基本对齐，所述伪单元的行位于所述第一子阵列和所述第二子阵列之间，所述第一子阵列的存储器单元的位线部与所述第二子阵列的存储器单元的位线部物理分离，并且所述第一子阵列的存储器单元的互补位线部与所述第二子阵列的存储器单元的互补位线部物理分离。9.一种两端口静态随机存取存储器(SRAM)阵列，包括：多个SRAM单元，所述多个SRAM单元以列和行进行布置，所述SRAM单元的列布置在第一方向上，所述SRAM单元的行布置在与所述第一方向不同的第二方向上，所述多个SRAM单元的每个SRAM单元都包括：写位线部，在所述第一方向上延伸，所述写位线部与相邻SRAM单元的写位线部耦合，互补写位线部，在所述第一方向上延伸，所述互补写位线部与所述相邻SRAM单元的互补写位线部耦合；读位线部，在所述第一方向上延伸，所述读位线部与所述相邻SRAM单元的读位线部耦合；写字线部，在所述第二方向上延伸，所述写字线部与另一相邻SRAM单元的写字线部耦合；读字线部，在所述第二方向...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71