多阶存储单元制造技术

一种多阶存储单元，包括基底、穿隧介电层、电荷陷入层、顶介电层、栅极以及源极／漏极区。其中，穿隧介电层、电荷陷入层以及顶介电层依序配置在基底与栅极之间，且顶介电层中划分有至少二区块，顶介电层在每一区块内的厚度皆不相同。而源极／漏极区则设置在栅极两侧的基板中。由于顶介电层在每一区块内的厚度皆不相同，因此当施加电压于存储单元时，每一区块所对应的栅极与基底之间的电场强度即不相同，而使每一区块所对应的电荷陷入层内所储存的电荷量并不相同。故能在单一存储单元储存多个位，而可提高存储单元的存储容量。

【技术实现步骤摘要】

本专利技术是有关于一种半导体组件，且特别是有关于一种多阶存储单元。
技术介绍
可电抹除且可编程只读存储器(Electrically Erasable ProgrammableRead-Only Memory，EEPROM)由于具有可多次进行数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种非挥发性存储器组件。这种可电抹除且可编程只读存储器以掺杂的多晶硅制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。当存储器进行编程(Program)时，注入浮置栅极的电子会均匀分布于整个多晶硅浮置栅极层之中。然而，当多晶硅浮置栅极层下方的穿隧氧化层有缺陷存在时，就容易造成组件的漏电流，影响组件的可靠度。因此，为了解决可电抹除可编程只读存储器组件漏电流的问题，目前现有的一种方法是采用一种具有氧化硅/氮化硅/氧化硅(ONO)复合层所构成的堆栈式(Stacked)栅极结构的可电除且可编程只读存储器，称为SONOS只读存储器，其是以一氮化硅层作为电荷陷入层以取代多晶硅浮置栅极。由于射入于氮化硅层的电子通常集中于局部的区域，所以对于穿隧氧化层的缺陷的敏感度较小，组件漏电流的现象便较不易发生。图1是绘示现有的一种SONOS只读存储单元的剖面示意图。请参照图1，SONOS只读存储单元包括基底100、由氧化硅102/氮化硅104/氧化硅106(ONO)所构成的复合层114、栅极108、间隙壁110、通道(Channel)118以及源极/漏极区112。其中，由氧化硅102/氮化硅104/氧化硅106(ONO)所构成的复合层114依序配置在基底100上，且复合层114上配置有栅极108，而栅极108与复合层114则构成栅极结构116。此外，间隙壁110配置在栅极结构116的侧壁上，且栅极结构116两侧的基底100中形成有源极/漏极区112，而在氧化硅层102下方的基底100中的源极/漏极区112间的区域即为信道118。上述存储单元的操作在需要储存数据资料时，利用Fowler-Nordheim穿隧效应。于栅极108上施加一电压，使栅极与基底之间产生一大电场，诱使基底中的电子由信道穿过穿隧介电层102，注入并陷于电荷陷入层104内，以提高此晶体管的阈值电压(threshold voltage)，达到储存数据资料的目的。然而，现有SONOS只读存储器在单一存储单元中通常是能够储存一位的数据，但由于计算机的应用软件逐渐庞大，所需的存储器容量也就愈来愈大，因此现有的SONOS存储单元的结构与制造方法必须有所改变，以符合趋势所需。所以，在深次微米的制造工艺中，如何加大存储容量，是存储器组件的制造工艺所关心的问题。
技术实现思路
因此，本专利技术的目的就是提供一种多阶存储单元，可拥有较大的存储容量。本专利技术提出一种多阶存储单元，其包括基底、穿隧介电层、电荷陷入层、顶介电层、栅极以及源极/漏极区。其中，穿隧介电层、电荷陷入层以及顶介电层依序配置在基底上，而其材料依序分别例如是氧化硅、氮化硅、氧化硅。其中，穿隧介电层的厚度例如是约为20埃～40埃，并能让电荷在Fowler-Nordheim穿隧效应中由基底中穿隧至电荷陷入层内。而电荷陷入层则用以捕捉电荷，使电荷储存在其中，其厚度例如是约为40埃～60埃。此外，顶介电层中划分有至少二区块，且每一区块内的顶介电层的厚度皆不相同。当施加电压于栅极上时，不同的区块所对应的栅极与基底间的电场强度亦不同，进而使得陷入每一区块所对应的电荷陷入层内的电荷量亦不相同，因而可达到单一存储单元多位储存的目的。另外，穿隧介电层、电荷陷入层以及顶介电层与栅极构成栅极结构，且栅极结构的侧壁上还配置有间隙壁，且间隙壁的材料为一绝缘材料，其例如是氧化硅。而源极/漏极区则形成在栅极结构两侧的基底中。由于本专利技术的多阶存储单元将顶介电层划分为至少两个区块，并使每个区块所对应的电荷陷入层中储存的电荷量皆不相同，因此能在单一存储单元中提供多组不同的阈值电压值，使得单一存储单元中具有多位的储存功能，提高存储单元的存储容量。附图说明为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合所附图式，作详细说明如下图1是绘示现有的一种SONOS只读存储单元的剖面示意图。图2A至图2F是绘示本专利技术一优选实施例的一种多阶存储单元的制造流程示意图。图3示绘示本专利技术的另一优选实施例的一种多阶存储单元的剖面示意图。简单符号说明100、200基底102、106氧化硅层104氮化硅层108、208a栅极110、210间隙壁112、212源极/漏极区114ONO复合层116、216栅极结构118通道202、202a穿隧介电层204、204a电荷陷入层206、206a顶介电层208掺杂多晶硅层214浅掺杂区218浓掺杂区A、B、C部分的顶介电层具体实施方式图2A至图2F是绘示本专利技术一优选实施例的一种多阶存储单元的制造流程示意图。请参照图2A，多阶存储单元的制造方法首先提供基底200，且基底200例如是一P型半导体基底。再于基底200上形成穿隧介电层202，且其例如是以化学气相沉积工艺(Chemical Vapor Deposition，CVD)在基底200上形成一层厚度例如是20埃～40埃的穿隧介电层202。而其材料例如是氧化硅，因此穿隧介电层202也可以称为底氧化层202。接着在穿隧介电层202上形成一层电荷陷入层204，且其例如是利用化学气相沉积制造工艺，在穿隧介电层202上形成一层厚度例如是40埃～60埃的电荷陷入层204。而其材料例如是氮化硅，或是具有使电荷陷于其中的特性的材料。请参照图2B，在电荷陷入层204上形成一层顶介电层206，其形成方法例如是化学气相沉积法，而其材料例如是氧化硅，因此顶介电层206也可以称为顶氧化层206。之后将顶介电层206划分为多个区块，例如是两个区块，如标号A与标号B所示。再进行例如是回蚀工艺或是重复多次的化学气相沉积工艺，使得顶介电层206在区块A与区块B内形成不同的厚度。请参照图2C，在顶介电层206上形成一层掺杂多晶硅层208，其形成方法例如是先利用化学气相沉积法在顶介电层206上沉积一层多晶硅层(未绘示)，再利用离子注入法将杂质掺入多晶硅层中。或是以临场注入法，于沉积多晶硅层的同时掺入杂质。而其掺入的杂质可依实际制造工艺所需而选择P型杂质或是N型杂质。之后请参照图2D，进行光刻及腐蚀工艺，以定义出栅极结构216，且栅极结构216中包括图案化的穿隧介电层202a、电荷陷入层204a、顶介电层206a以与门极208a。其中，顶介电层206a包括有A、B两区块，且A、B两区块内的顶介电层206a厚度不同。也就是说，顶介电层206a有二部分具有不同的厚度。请参照图2E，完成栅极结构216后，接着以栅极结构216为掩模，进行例如是离子注入法，将浓度较轻的杂质掺入基底200中，以形成轻掺杂区214。之后再于栅极结构216的侧壁上形成间隙壁210，其材料例如是氧化硅。而其形成方法例如是先以化学气相沉积法在基底200上形成一层共形的氧化硅(未绘示)，并覆盖栅极结构216，再以各向异性蚀刻法回蚀此共形的氧化硅层，以形成本文档来自技高网...

【技术保护点】
一种多阶存储单元，包括：一基底；一栅极，设置于该基底上；一源极区与一漏极区，分别设置于该栅极两侧的该基底中；以及一底氧化硅／氮化硅／顶氧化硅层，设置于该栅极与该基底之间，该顶氧化硅层从该源极区至该漏极区划分为 一第一区块与一第二区块，该第一区块的该顶氧化硅层厚度与该第二区块的该顶氧化硅层厚度不同。

【技术特征摘要】
1.一种多阶存储单元，包括一基底；一栅极，设置于该基底上；一源极区与一漏极区，分别设置于该栅极两侧的该基底中；以及一底氧化硅/氮化硅/顶氧化硅层，设置于该栅极与该基底之间，该顶氧化硅层从该源极区至该漏极区划分为一第一区块与一第二区块，该第一区块的该顶氧化硅层厚度与该第二区块的该顶氧化硅层厚度不同。2.如权利要求1所述的多阶存储单元，还包括一间隙壁，设置于该栅极的侧壁。3.如权利要求1所述的多阶存储单元，还包括一轻掺杂区，设置于该间隙壁下方的该基底中。4.如权利要求1所述的多阶存储单元，其中该间隙壁的材料包括氧化硅。5.如权利要求1所述的多阶存储单元，其中该底氧化硅层的厚度为20埃～40埃左右。6.如权利要求1所述的多阶存储单元，其中该氮化硅层的厚度为40埃～60埃左右。7.一种多阶存储单元，包括一基底；一栅极，设置于该基底上；一源极区与一漏极区，分别设置于该栅极两侧的该基底中；一穿隧...

【专利技术属性】
技术研发人员：张格荥，黄丘宗，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]