本发明公开一种实时分析集成电路电源网络状态的方法，包括：1、根据集成电路版图的电源走线，抽取电阻电容网络，形成spice格式的电源网络模型；2、利用集成电路中的电源模组搭建供电单元，形成spice格式的供电模型；3、基于整体电路仿真，抽...

本发明公开一种基于DFI接口的门控时钟控制方法，包括：对DDR PHY内部所有时序路径作分类隔离，分为时钟能够间断和不能够间断两大类时序路径；获取DDR控制器的DDR控制逻辑输出给DDR PHY的DFI信息；对DFI信息进行解析，对于能...

本发明涉及一种基于ZQ管脚的DRAM DDR校准电路及方法，其中电路包括PMOS管组、比较器、参考电压提供电路以及ZQ管脚判断控制模块，参考电压提供电路产生参考电压，PMOS管组中最小尺寸的PMOS管分成了N个，使得PMOS管组的阻值大...

本发明公开一种延迟锁相环及其复位控制方法，系统上电检测电路检测DRAM芯片上电时，发出系统上电信号给系统控制电路，系统控制电路产生一个DLL复位信号给逻辑控制电路，DLL开始锁定；当DLL完全锁定后，把DLL的锁定状态数值存储到状态存储...

本发明公开一种基于DFI接口的DDR控制器低功耗控制电路，包括DFI解析模块、可编程门控时钟控制模块以及门控时钟产生模块；DFI解析模块的输入端连接DDR控制器中的DDR控制逻辑的DFI输出端，输出端连接可编程门控时钟控制模块的输入端，...

本发明涉及改善DRAM存储器自刷新退出的DLL锁定过程电路和锁定方法，包括寄存器、延时单元以及慢速控制电路，寄存器用于在DRAM存储器进入自刷新状态时，记录DLL输出电路锁定的延时单元数目N；延时单元用于在DRAM存储器退出自刷新状态时...

本发明涉及一种DLL输出电路及保证DRAM省电模式退出正常的方法，包括接收器、DLL延迟链、输出驱动器、DLL鉴相器、DLL逻辑控制器、延迟控制链、反馈电路，还包括计数器和运算器，计数器的输入端接收触发使能信号和配置参数，所述计数器的输...

本发明公开一种延迟锁相环的滤波更新控制方法，包括以下步骤：当电源关闭模式退出后，存储器控制系统发出电源关闭模式退出信号给计数器，计数器输出第一信号给逻辑控制电路；逻辑控制电路通过更新速度电路控制延迟链，使其在连续若干次用1step/(m...

本实用新型涉及一种控制字线泄放电流的装置，包括VOD电源、VBLH电源、开关V1、开关V2、字线阵列、公共字线以及电流源，字线阵列中的每个字线与公共字线连接，公共字线通过开关V1与VOD电源连接，公共字线通过开关V2与VBLH电源连接，...

本发明涉及一种带温度系数矫正的带隙基准电路，包括运算放大器、MOS管M1、MOS管M2、MOS管M3、二极管D1、二极管D2、二极管D3，分别串连在二极管D2上的电阻R2，三极管D3上的电阻R3，还包括译码编码电路，所述电阻R2为有可变...

本发明涉及提高输入时钟占空比免疫力的方法、电路及DRAM存储器，其中电路包括增加占空比电路、减小占空比电路以及判断电路，增加占空比电路用于对所需时钟Clk_G进行占空比增加处理，得到增加占空比时钟Clk_G+；所述减小占空比电路用于对所...

本发明涉及提高备用存储阵列利用效率的方法。包括以下步骤：1)将第一个备用单元设置为1；2)从选定备用单元中的第一个FUSE开始；3)读取当前FUSE值；如果FUSE为烧断，则FUSE为选定备用单元的主FUSE，并且选定备用单元被使用，执...

本发明涉及一种基于阻变存储单元RRAM的存储单元及存储方法，包括敏感放大器、参考电阻电路以及数据通路；敏感放大器的一端连接RRAM，另一端连接参考电阻电路，敏感放大器根据两端电阻阻值感应出q端信号和qb端信号，使敏感放大器最终在高电压态...

本发明涉及提高输入时钟占空比免疫力的电路及方法，包括下降沿鉴相器，所述下降沿鉴相器用于比较输入时钟clk2dll和反馈时钟clkfb的下降沿，后根据比较结果调节输入时钟接收器，使得输入时钟的占空比为50％。本发明解决了现有的存储器时钟路...

本发明涉及一种基于阻变存储单元RRAM的存储电路，包括行控制模块、列控制模块、存储阵列、指令译码器以及测试模块，存储阵列包括多个存储单元和标志位存储单元，存储单元包括RRAM单元、敏感放大器、参考电阻电路以及数据通路；标志位存储单元用于...

本发明涉及减小芯片输入端口所需建立保持时间的电路及方法，包括差分接收器、单端接收器、时钟开关电路、可变延迟单元以及输入信号采样电路，单端接收器和可变延迟单元依次连接位于信号路径上，差分接收器和时钟开关电路依次连接且位于时钟路径，时钟开关...

本实用新型涉及一种用于RRAM的存储单元片内自测电路，包括锁存模块、锁存使能模块、回写地址模块及页缓存器回写模块；锁存模块用于接收成功标志位，并在接收到锁存信号的情况下将当前地址的成功标志位采样；锁存使能模块用于在得知当前操作为当前地址...

本发明提供一种存储器，主要解决了现有存储器中加入的两个额外的存储阵列中的存储单元不能读写，从而导致晶元面积利用率低，产品成本高的问题。该存储器包括多个存储阵列，各存储阵列之间均设置有灵敏放大器阵列；两端部存储阵列的外侧设置有基准电位提供...

本实用新型涉及下降沿触发延迟计数器，包括δfb反馈延迟电路、输入计数器、输出计数器以及FIFO，所述输入计数器用于对δfb反馈延迟电路输出的clk_fb的下降沿进行计数，输出输入指针。为了解决现有的DRAM存储器的抗噪声能力受限的技术问...

本实用新型涉及一种用于多页存储阵列的损坏单元片内统计系统，包括锁存模块、锁存使能模块、回写地址模块、页缓存器回写模块、错误计数模块、验证结果锁存模块以及错误数目统计区，锁存模块位于读数据通路上，用于接收验证模块发送的成功标志位，并在接收...