本发明专利技术提供一种时钟门控单元，其包含与输入启用逻辑及输出逻辑电路连通的锁存器，其中所述锁存器包括位于所述输出逻辑电路的输入节点处的上拉电路及／或下拉电路，以及在启用所述时钟门控单元时防止所述上拉电路及／或所述下拉电路对所述输出逻辑电路输入节点过早充电或放电的电路。
【技术实现步骤摘要】
【国外来华专利技术】
本描述大体上涉及时钟门控单元，且更具体地说，涉及具有处置缓慢上升或缓慢下降的时钟边沿的经改进能力的时钟门控单元。
技术介绍
图1为常规时钟门控单元(CGC) 100的说明。在许多应用中使用CGC以通过暂停未在使用的电路中的计算来停止将时钟信号传播到所述未在使用的电路以减少动态功率。 举例来说，在包括MP3功能性及电话功能性的手持式装置中，当用户正在播放MP3文件但不使用电话时，可使用一个或一个以上CGC来防止时钟传播到处理器的在电话功能性闲置时未使用的部分(以及传播到其它芯片)。不接收时钟的部分使用少得多的功率，以使得电池寿命得以延长。此外，非门控时钟信号自身具有高有效性因数，从而使其成为动态功率使用的主要来源。CGC 100具有时钟输入及启用输入。全局时钟源为时钟输入，且其标记为Clk_ in。CGC(例如CGC 100)可包括任何数目个启用输入，所述启用输入的实例可包括时钟启用(Clk_en)及在电路的扫描测试期间启动时钟的扫描启用(test_en)。图1展示典型CGC 标准单元电路的一般框图，所述电路包括有效低锁存器101、两输入AND门102及启用逻辑 103。CGC 100的输出为Clk，其为门控时钟脉冲。在较低电压下，Clk_in的边沿速率可变得显著降级且最终导致CGC 100的功能故障。图2为根据CGC 100的设计而配置的CGC 150的更详细视图的说明，且图3说明在一些操作期间CGC 150的关键节点的时序图。图3展示有效低锁存器101尤其包括反相器链 (即，反相器107及108)及下拉堆叠(即，NMOS晶体管104及106)。当启用有效低锁存器 101(由test_en信号或Clk_en信号启用)时，在锁存器101的透明阶段期间最初将pnl 节点设定为逻辑1。在此条件下，CGC 150将输入Clk_in信号传递到输出Clk。最初，Clk_ in处于逻辑0，因此pn2节点处于逻辑1。对于缓慢上升的输入Clk_in信号，在内部缓冲的Clk_net节点处的电压可快速上升，甚至在Clk_in中途上升到Vdd/2(其中Vdd为系统电源)之前上升，进而接通pnl节点的下拉NFET 104(图幻。这是不合意的。其产生竞态条件且为pnl节点提供放电路径，直到输入Clk_in信号传播到输出端且切断反馈下拉NFET 105为止。如图3中所展示，pnl节点电压可在复原为逻辑1之前瞬间降落。pnl节点处的电压降落导致在芯片的低电压操作下的功能故障。CGC不限于使用有效低锁存器。举例来说，图4为在输出端处使用有效高锁存器及 OR门的常规CGC 400的说明。CGC 400基本上为双重CGC 100。潜在的功能故障可在pnl 节点的过早充电发生(与图1的CGC 100的过早放电问题相反)时在图400的基于有效高锁存器的CGC 200中的较慢Clk_in转变期间发生。提防上文所描述的功能故障的现有技术解决方案包括超裕度设计时钟树以维持低电压操作期间的良好边沿速率或减慢许多制造部件。然而，超裕度设计时钟树是以燃烧更多动态功率及较短电池寿命为代价而进行的。另一解决方案是扩大CGC的输出逻辑的规模以将输入时钟信号快速传播到输出节点。按照惯例在用于通用时钟门控的工业中遵循此方法，但其代价为增加输出逻辑所需的面积，从而燃烧由增加的面积引起的更多动态功率。 此外，所述扩大输出逻辑的规模还增加启用逻辑的设置时间，这通常为对于任何高性能系统(例如，处理器及DSP核心)的重要约束。
技术实现思路
本专利技术的各种实施例将防护电路添加到常规CGC架构，所述防护电路防止输出逻辑门的输入节点(例如，图1及图2的pnl)过早放电。在一个实例实施例中，将额外晶体管放置于所述输出逻辑门的所述输入节点与接地之间。将与启用电路连通的反相器放置于所述额外晶体管的栅极处。当所述CGC经启用且正接收上升时钟边沿时，所述输出逻辑门的所述输入节点未放电。所述布置可防止所述CGC的操作模式中的故障。在另一实例中，所述常规CGC架构的反馈回路经修改以使得其不包括NAND门的输出，而是包括从所述NAND门的输入节点取得的反相信号。还将额外晶体管添加到所述反馈回路。新反馈布置使所述NAND门的所述输入节点避免在缓慢上升边沿期间放电。在另外其它实例中，实施例还将防护电路添加到基于有效高锁存器的CGC以防止输入节点(例如， 图4的pnl)的过早充电。各种实施例减小或消除功能故障的范围，即使在较低电压操作下也是如此。一些实施例还抑制内部节点中的大量噪声，所述噪声可能在其它相邻电路中以其它方式引发故障。一些实施例的其它益处包括实质功率节省以及经改进的时序。因此，一些实施例可在较高全局频率下操作及/或允许给定CGC驱动较大负载。前述内容已相当广泛地概述了本专利技术的特征及技术优点，以便可更好地理解以下具体实施方式。下文将描述形成本专利技术的权利要求书的标的物的额外特征及优点。所属领域的技术人员应了解，所揭示的概念及特定实施例可易于用作修改或设计用于执行本专利技术的相同目的的其它结构的基础。所属领域的技术人员还应认识到，所述等效构造并不偏离如在所附权利要求书中阐述的本专利技术的技术。当结合附图考虑时，将从以下描述更好地理解认为是本专利技术所特有的新颖特征(关于其组织及操作方法两者)连同其它目标及优点。 然而，应明确理解，仅出于说明及描述的目的而提供所述图式中的每一者，且其并不希望作为本专利技术的限制的定义。附图说明为了更完整地理解本专利技术，现参考结合附图进行的以下描述。图1为常规时钟门控单元的说明。图2为图1的CGC的更详细视图的说明。图3说明在特定操作模式期间图1的CGC的关键节点的模拟时序图。图4为在输出端处使用有效高锁存器及OR门的常规CGC的说明。图5为展示可有利地使用本专利技术的实施例的示范性无线通信系统的框图。图6为根据本专利技术的一个实施例改编的示范性CGC的说明。图7为图6的CGC的模拟时序图，且其展示其中的关键节点的电压。图8为根据本专利技术的一个实施例改编的示范性CGC的说明。图9说明在一些操作期间图1的CGC的关键节点的模拟时序图。图10为根据本专利技术的一个实施例改编的示范性CGC的说明。图11为根据本专利技术的一个实施例改编的示范性CGC的说明。图12为根据本专利技术的一个实施例改编的示范性过程的说明。具体实施例方式图5展示可有利地使用本专利技术的实施例的示范性无线通信系统500。出于说明的目的，图5展示三个远程单元520、530及MO以及两个基站550、560。将认识到，常规无线通信系统可具有更多的远程单元及基站。远程单元520、530及540可包括多种时钟门控单元中的任一者。远程单元520、530及540还可包括多种其它组件中的任一者，例如模/数转换器(ADC)、数/模转换器(DAC)、处理器、德耳塔-西格玛数据转换器及其类似者。本专利技术的实施例可用于各种组件中，且尤其用于同步电路(例如处理器、DAC、ADC及其类似者) 中。图5展示从基站550、560到远程单元520、530及MO的前向链路信号580及从远程单元520、530及540到基站550、560的反向链路信号590。大体来说，远程单元可包括蜂窝电话、手持式个人通信系统(PCQ单元、例如个人数据助理等便携式数据单元、例如仪表读取设备本文档来自技高网...
【技术保护点】
１．一种时钟门控单元，其包含：与启用逻辑及输出逻辑电路连通的锁存器，其中所述锁存器包括：第一电路，其位于所述输出逻辑电路的输入节点处且与系统电源及接地中的一者或一者以上连通；及防护电路，其防止所述第一电路在时钟边沿期间对所述输出逻辑电路输入节点的过早电压改变。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：阿尼梅什·达塔，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。