【技术实现步骤摘要】
本专利技术属于集成电路片上网络的通信
，尤其涉及一种应用于片上网络的虚通道低功耗设计电路。
技术介绍
随着集成电路特征尺寸缩小，时钟频率增大，单个芯片上集成的晶体管数量超过10亿数量级，互连线密度不断提高，互连架构占芯片整体功耗的比重越来越大，因此降低通信网络的功耗显得至关重要；片上网络的功耗主要来自数据包的传输功耗，和存储功耗；研究者们已经观察到存储一个数据包所消耗的能量远大于传输一个数据包消耗的能量；当大量数据在节点存储时，则导致很大的储存功耗，因此降低输入通道的缓存功耗变得尤为重要。西安电子科技大学姜旭旭2012年的硕士学位论文《NoC路由器和低功耗通信网络设计》中提出了使用门控时钟关闭闲置虚通道的方式降低功耗；其不足之处在于FIFO读、写使能为1时，开启时钟；这种情况下时钟会落后于读写使能，会导致时序紧张；2009年南京航空航天大学翟亮发表在南京师范大学学报《基于门控时钟的片上网络路由单元低功耗设计》一文中提出的用模块级门控技术的方式关闭闲置虚通道降低功耗；其不足之处在于不能自动开关虚通道的时钟，而需要软件支持，依赖于软件对网络的监控去关闭时钟；所述两篇文章的共同不足之处：在网络的拥塞比较大的情况下，通过增加虚通道的数目并适时关掉闲置虚通道的方法降低功耗，但这会大大增加虚通道输入仲裁器和输出总裁器的算法复杂度和资源开销。
技术实现思路
本专利技术为克服在网络数据注入率较高，缓存需求比较大，各个节点缓存分配不均匀的情况下，提出了一种应用于片上网络的虚通道低功耗电路，以期能提高单个虚通道缓存的利用率，避免依赖软件监控和时序的紧张的问题，从而降低片上...
【技术保护点】
一种应用于片上网络的虚通道低功耗电路，所述片上网络为M×N的二维网络，并由若干个路由节点构成；每个路由节点有若干个通道，每个路由节点包括输入状态机、译码器、仲裁器和交叉开关；所述输入状态机有若干个虚通道并由虚通道管理电路进行控制，一个虚通道由同步FIFO组成；M和N为大于或等于2的整数；当前路由节点通过所述输入状态机接收数据包，并利用所述译码器进行译码后，向所述仲裁器进行仲裁请求，若得到仲裁许可，则通过所述交叉开关将所述数据包传输至下一个路由节点，否则，将所述数据包保存在当前路由节点的虚通道中；其特征是：在所述输入状态机中设置有所述虚通道低功耗电路，并用于控制所述虚通道的时钟开关及所述数据包的存取；所述虚通道低功耗电路包括：时钟预判开/关模块、缓存分段门控模块；所述时钟预判开/关模块包括：时钟使能产生模块，门控时钟产生模块；所述缓存分段模块包括：读写信号控制模块，分段时钟门控模块；所述读写信号控制模块将所有虚通道中的缓存均分为第一缓存FIFO_1和第二缓存FIFO_2；所述时钟使能产生模块接收上一个路由节点译码器发送的时钟开启请求信号并进行处理，得到虚通道时钟使能信号并发送给所述门控时...
【技术特征摘要】
1.一种应用于片上网络的虚通道低功耗电路，所述片上网络为M×N的二维网络，并由若干个路由节点构成；每个路由节点有若干个通道，每个路由节点包括输入状态机、译码器、仲裁器和交叉开关；所述输入状态机有若干个虚通道并由虚通道管理电路进行控制，一个虚通道由同步FIFO组成；M和N为大于或等于2的整数；当前路由节点通过所述输入状态机接收数据包，并利用所述译码器进行译码后，向所述仲裁器进行仲裁请求，若得到仲裁许可，则通过所述交叉开关将所述数据包传输至下一个路由节点，否则，将所述数据包保存在当前路由节点的虚通道中；其特征是：在所述输入状态机中设置有所述虚通道低功耗电路，并用于控制所述虚通道的时钟开关及所述数据包的存取；所述虚通道低功耗电路包括：时钟预判开/关模块、缓存分段门控模块；所述时钟预判开/关模块包括：时钟使能产生模块，门控时钟产生模块；所述缓存分段模块包括：读写信号控制模块，分段时钟门控模块；所述读写信号控制模块将所有虚通道中的缓存均分为第一缓存FIFO_1和第二缓存FIFO_2；所述时钟使能产生模块接收上一个路由节点译码器发送的时钟开启请求信号并进行处理，得到虚通道时钟使能信号并发送给所述门控时钟产生模块；所述门控时钟产生模块对所接收的虚通道时钟使能信号进行处理，得到虚通道时钟信号作为所述第一缓存FIFO_1的时钟信号；所述门控时钟产生模块并将所述虚通道时钟信号发送给所述分段时钟门控模块所述分段时钟门控模块接受所述虚通道时钟信号、以及所述第二缓存FIFO_2发送的空信号empty_2和第一缓存FIFO_1发送将满信号alm_full_1并进行处理，得到所述第二缓存FIFO_2的时钟信号clk_2；所述读写信号控制模块接受所述第一缓存FIFO_1发送的空信号empty_1、将满信号alm_full_1和满信号full_1，以及所述第二缓存FIFO_2发送的空信号empty_2、将满信号alm_full_2和满信号full_2并进行处理，得到所述第一缓存FIFO_1的读使能信号rd_en_1和写使能信号wr_en_1，以及所述第二缓存FIFO_2的读使能信号rd_en_2和写使能信号wr_en_2；从而控制所述数据包在所述第一缓存FIFO_1和第二缓存FIFO_2中的写入和读取操作。2.根据权利要求1所述的应用于片上网络的虚通道低功耗电路，其特征是，所述时钟使能产生模块包含n个或门、n个多路选择器；第i个或门接收上一个路由节点译码器发送的四个方向上的第i个时钟开启请求信号并进行“或”运算，得到第i个运算结果发送给第i个多路选择器；1≤i≤n；所述第i个多路选择器根据所述空信号empty_1和空信号empty_2以及所述第i个运算结果，得到第i个虚通道时钟使能信号。3.根据权利要求2所述的应用于片上网络的虚通道低功耗电路，其特征是：当所述第i个虚通道时钟使能信号为“0”时，若所述第i个运算结果为“1”，则第i个虚通道时钟使能信号置为“1”，若所述第i个运算结果为“0”，则所述第i个虚通道时钟使能信号置为“0”；当所述第i个虚通道时钟使能信号为“1”时，若所述第i个运算结果为“0”，且所述空信号empty_1和空信号empty_2的“与”操作结果为“1”时，则所述第i个虚通道时钟使能信号置为“0”；若所述第i个运算结果为“0”，且所述空信号empty_1和空信号empty_2的“与”操作结果为“0”时，则所述第i个虚通道时钟使能信号置为“1”；若所述第i个运算结果为“1”，则第i个虚通道时钟使能信号置为“1”。4.根据权利要求1所述的应用于片上网络的虚通道低功耗电路，其特征是，所述门控时钟产生模块包括：n个锁存器、n个与门；第i个锁存器接收第i个虚通道时钟使能信号，并根据所述片上网络的时钟信号得到第i个锁存信号并发送给第i个与门；所述第i个与门对所述第i个锁存信号和所述片上网络的时钟信号进行处理，得到第i个虚通道时钟信号。5.根据权利要求1所述的应用于片上网络的虚通道低功耗电路，其特征是，所述分段时钟门控模块包括：一个多路选择器、一个锁存器、一个与门；所述多路选择器接收所述第二缓存FIFO_2发送的空信号empty_2和所述第一缓存FIFO_1发送的将满信号alm_full_1并进行处理，得到所述第二缓存FIFO_2的时钟使能信号并发送给所述锁存器；所述锁存器根据所述第二缓存FIFO_2的时钟使能信号、第i个虚通道时钟信号，得到第i个虚通道的锁存信号；由所述第i个虚通道的锁存信号与第i个虚通道时钟信号通过所述与门进行“与”操作，得到所述第二缓存FIFO_2的时钟信号clk_2。6.根据权利要求5所述的应用于片上网络的虚通道低功耗电路，其特征是，当所述第二缓存FIFO_2的时钟使能信号为“0”时，若所述第一缓存FIFO_1的将满信号alm_full_1为“0”，则所述第二缓存FIFO_2的时钟使能信号置为“0”；若所述第一缓存FIFO_1的将满信号alm_full_1为“1”，则所述第二缓存FIFO_2的时钟使能信号置为“1”；当所述第二缓存FIFO_2的时钟使能信号为“1”时，若所述第一缓存FIFO_1的将满信号alm_full_1为“0”，且所述空信号empty_2为“1”时，则所述第二缓存FIFO_2的时钟使能信号置为“0”；若所述第一缓存FIFO_1的将满信号alm_full_1为“0”，且所述空信号empty_2为“0”时，则所述第二缓存FIFO_2的时钟使能信号置为“1”；若所述第一缓存FIFO_1的将满信号alm_full_1为“1”，则所述第二缓存FIFO_2的时钟使能信号置为“1”。7.根据权利要求1所述的应用于片上网络的虚通道低功耗电路，其特征是，所述读写信号控...
【专利技术属性】
技术研发人员：杜高明，吴树明，李向阳，张多利，宋宇鲲，尹勇生，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。