动态随机存取存储器及其存取方法技术

本发明专利技术提供一种动态随机存取存储器及其存取方法。其中用于动态随机存取存储器的存取方法包括，通过地址总线从控制器得到第一地址，以及通过命令总线从该控制器得到第一命令；在得到该第一命令之后，通过该地址总线从该控制器得到第二地址，以及通过该命令总线从该控制器得到第二命令；组合该第一地址以及该第二地址，以得到有效地址。本发明专利技术所提出的动态随机存取存储器及其存取方法，可减少地址线的数量。

【技术实现步骤摘要】

本专利技术是有关于一种动态随机存取存储器(Dynamic Random Access Memory，DRAM)及其存取方法，特别是有关于一种可减少地址线的数量的动态随机存取存储器及其存取方法。
技术介绍
动态随机存取存储器(DRAM)已应用多年。透过先进的半导体制造技术与电路设计技术，动态随机存取存储器的存储容量也大幅增加。半导体制造与电路设计技术的快速发展，同样也使得整合程度越来越高，让存储器阵列大小与成本获得大幅缩减，且制造出品率也得以提高。尽管动态随机存取存储器的结构逐渐变小以用于快速增大的存储器容量，在半导体晶片上现今的动态随机存取存储器仍需更大的面积，并且其相应的存储单元区变得更大。对面积的需求将会造成巨大的生产成本。除了存储器单元区之外，半导体存储器晶片的面积中重要的一部分被控制线、地址线及数据线占用(其中一些区域与存储单元区并排设置并伴随半导体存储器的存储容量的增大而变宽)，以及被要求用于数据存储器操作的控制装置占用。动态随机存取存储器从控制器接收多个输入信号，其中输入信号定义了例如存储器数据的位置或地址的参数并传送存储器数据。动态随机存取存储器的读取或写入事务(transaction)通常包括两个步骤。首先，地址(即行(row)地址与列(column)地址)与控制信号会被传送至动态随机存取存储器，使得动态随机存取存储器准备用于数据传送。接着，动态随机存取存储器会读取或写入数据，以完成数据传送。然而，对控制器而言，对应于控制、地址以及数据线的接脚也占用较大的面积。一般而言，控制器在积分电路内实现。因此，积分电路的焊盘(pad)限制的问题经常发生，使得积分电路的尺寸无法被最小化。
技术实现思路
有鉴于此，本专利技术提出一种动态随机存取存储器及其存取方法。依据本专利技术第一实施方式，提供一种用于动态随机存取存储器的存取方法。包括：通过地址总线从控制器得到第一地址，以及通过命令总线从该控制器得到第一命令；在得到该第一命令之后，通过该地址总线从该控制器得到第二地址，以及通过该命令总线从该控制器得到第二命令；组合该第一地址以及该第二地址，以得到有效地址。依据本专利技术第二实施方式，提供一种用于动态随机存取存储器的存储器，包括：地址组合电路和存储器阵列。地址组合电路包括：存储单元；第一选择器，用以根据通过命令总线从控制器得到第一命令，而通过地址总线从该控制器得到第一地址；第二选择器，用以根据通过该命令总线从该控制器得到第二命令，而得到存储在该存储单元的该第一地址；以及组合单元，用以根据该第二命令而通过该地址总线从该控制器得到第二地址，以及组合该第一地址以及该第二地址以得到有效地址。存储器阵列，根据通过该命令总线从该控制器得到的写入命令以及该有效地址，通过数据总线将从该控制器得到的数据进行存储，以及根据通过该命令总线从该控制器得到的读取命令以及该有效地址，通过该数据总线来提供数据至该控制器。本专利技术所提出的动态随机存取存储器及其存取方法，可减少地址线的数量。附图说明图1为根据本专利技术实施方式所述的电子装置；图2为根据本专利技术实施方式所述的动态随机存取存储器的存取方法的流程图；图3为根据本专利技术实施方式所述的图2中控制器的信号的波形图；图4A与图4B为根据本专利技术实施方式所述的动态随机存取存储器；图5为根据本专利技术另一个实施方式所述的动态随机存取存储器的存取方法的流程图；图6为根据本专利技术的另一个实施方式所述的图5中控制器的信号的波形图；图7A与图7B为根据本专利技术的另一个实施方式所述的动态随机存取存储器的组成部分的示意图；以及图8为根据本专利技术的又一个实施方式所述的动态随机存取存储器的存取方法的流程图。具体实施方式如下描述的内容为本专利技术执行的最佳实施方式。此描述出于解释本专利技术一般原理的目的且不应作为其限制条件。本专利技术的保护范围应由相应的权利要求来限定。图1为根据本专利技术实施方式所述的电子装置10。电子装置10包括控制器20以及动态随机存取存储器(dynamic random access memory,DRAM)30。此外，电子装置10进一步包括在控制器20以及动态随机存取存储器30之间的多个总线40、50与60。总线40为地址总线，其可提供从控制器20得到的地址信号ADDR[n:0]至动态随机存取存储器30。总线50为命令总线，其可提供从控制器20得到的命令信号CMD[m:0]至动态随机存取存储器30。总线60为数据总线，其可在控制器20以及动态随机存取存储器30之间传送数据信号DAT[x:0]。此外，电子装置10进一步包括在控制器20以及动态随机存取存储器30之间的传输线70与传输线80。传输线70可用于将从控制器20得到的时脉信号CK提供至动态随机存取存储器30。传输线80可用于在控制器20以及动态随机存取存储器30之间传送数据选通信号DQS。值得注意的是，地址总线40由多个地址线所形成，而地址线的数量小于提供至动态随机存取存储器30的行(row)地址以及列(column)地址两者中的最大比特数量。于是，控制器20以及动态随机存取存储器30的接脚数量可减少。图2为根据本专利技术实施方式所述的动态随机存取存储器(例如图1的动态随机存取存储器30)的存取方法的流程图，其中该存取方法由控制器(例如图1的控制器20)所执行。图3为根据本专利技术实施方式所述的图2中控制器的信号的波形图。同时参考图2与图3，首先，在步骤S110，将欲被传送至动态随机存取存储器的行地址ROW[y:0]划分为第一部分以及第二部分。其中，行地址的第一部分包括行地址ROW[y:0]的多个最高有效位，即高行地址ROW[y:n+1]，而行地址的第二部分包括行地址ROW[y:0]的剩余比特，即低行地址ROW[n:0]。接着，在步骤S120，控制器通过地址总线(例如图1的总线40)而提供行地址的第一部分ROW[y:n+1]至动态随机存取存储器。同时地，控制器会通过命令总线(例如图1的总线50)而提供主动(active)命令ACT1至动态随机存取存储器，如图3所显示。接着，在步骤S130，控制器通过地址总线而提供行地址的第二部分ROW[n:0]至动态随机存取存储器。同时地，控制器会通过命令总线而提供主动命令ACT2至动态随机存取存储器，如图3所显示。接着，在步骤S140，控制器通过地址总线而提供列地址COL[k:0]至动态随机存取存储器。同时地，控制器会通过命令总线而提供存取命令至动态随机存取存储器。如图3所显示，如果存取命令为读取命令READ，则动态随机存取存储器会响应读取命令READ而通过数据总线来提供对应于行地址ROW[y:0]以及列地址COL[k:0]的数据DAT至控制器。此外，如果存取命令为写入命令WRITE，则控制器会更提供欲被存储的数据至动态随机存取存储器，然后动态随机存取存储器会根据行地址ROW[y:0]以及列地址COL[k:0]而将从控制器得到的数据进行存储。值得注意的是，主动命令ACT1、主动命令ACT2以及存取命令ACCESS具有如图3所示的相同的存储体(bank)地址。此外，行地址ROW[y:0]的比特的数量大于地址总线的地址线的数量，而列地址COL[k:0]的比特的数量小于或等于地址总线的地址线的数量。图4A与图4B为根据本专利技术实施方式所述的动态本文档来自技高网...

【技术保护点】
一种用于动态随机存取存储器的存取方法，其特征在于，包括：通过地址总线从控制器得到第一地址，以及通过命令总线从该控制器得到第一命令；在得到该第一命令之后，通过该地址总线从该控制器得到第二地址，以及通过该命令总线从该控制器得到第二命令；组合该第一地址以及该第二地址，以得到有效地址。

【技术特征摘要】
2012.01.09 US 61/584,612;2012.12.27 US 13/728,1341.一种用于动态随机存取存储器的存取方法，其特征在于，包括：通过地址总线从控制器得到第一地址，以及通过命令总线从该控制器得到第一命令；在得到该第一命令之后，通过该地址总线从该控制器得到第二地址，以及通过该命令总线从该控制器得到第二命令；组合该第一地址以及该第二地址，以得到有效地址。2.根据权利要求1所述的用于动态随机存取存储器的存取方法，其特征在于，当该第一命令以及该第二命令为主动命令时，该有效地址为行地址；以及当该第二命令为存取命令时，该有效地址为列地址。3.根据权利要求2所述的用于动态随机存取存储器的存取方法，其特征在于，进一步包括：根据该第一命令，存储该第一地址至存储单元；以及根据该第二命令，从该存储单元读取出该第一地址，其中该存取命令以及该主动命令包括相同的存储体地址。4.根据权利要求2所述的用于动态随机存取存储器的存取方法，其特征在于，当该有效地址为该列地址时，该第一命令与该主动命令或该存取命令相同。5.根据权利要求2所述的用于动态随机存取存储器的存取方法，其特征在于，进一步包括：当该存取命令为写入命令时，根据该有效地址将从该控制器得到的数据存储至该动态随机存取存储器的存储器阵列中；以及当该存取命令为读取命令时，根据该有效地址提供存储在该动态随机存取存储器的该存储器阵列中的该数据至该控制器。6.根据权利要求2所述的用于动态随机存取存储器的存取方法，其特征在于，当该有效地址为该行地址时，该第一地址包括该行地址的多个最高有效位而该第二地址包括该行地址的剩余比特，且该地址总线由多个地址线所形成，以及该地址线的数量小于该行地址的比特的数量。7.根据权利要求2所述的用于动态随机存取存储器的存取方法，其特征在于，当该有效地址为该列地址时，该第一地址包括该列地址的多个最高有效位而该第二地址包括该列地址...

【专利技术属性】
技术研发人员：刘得平，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71