至三维存储器阵列的多级接触及其制造方法技术

多级器件包括至少一个器件区域和至少一个接触区域。接触区域具有位于基板上的交替的多个导电层和多个电绝缘层的堆叠体。多个导电层在接触区域中形成阶梯式图案，其中每个相应的电绝缘层包括侧壁，且堆叠体中的相应的底层导电层横向地延伸超出侧壁。

【技术实现步骤摘要】
【国外来华专利技术】本申请要求于2013年12月20日提交的美国申请No.14/136,103的优先权权益，其全部内容通过引用结合于此。
本专利技术总体上涉及半导体器件领域，且具体地涉及三维垂直NAND串(string)和其他三维器件及其制造方法。
技术介绍
三维(“3D”)垂直NAND串公开于T.EndoH等人的题为“Novel Ultra High Density Memory With A Stacked-Surrounding Gate Transistor(S-SGT)Structured Cell”，国际电子器件会议(IEDM Proc)，2001年，第33-36页的文章中。然而，该NAND串每单元仅提供一个位(bit)。此外，NAND串的有源区由相对困难和耗时的工艺来形成，这导致大致圆锥形的有源区形状。
技术实现思路
一个实施例涉及多级器件。该器件包括至少一个器件区域和至少一个接触区域。接触区域具有位于基板上的交替的多个导电层和多个电绝缘层的堆叠体。多个导电层在接触区域中形成阶梯式图案，其中每个相应的电绝缘层包括侧壁，并且堆叠体中的相应的底层导电层横向地延伸超过该侧壁。多个导电侧壁间隔体的相应本文档来自技高网...

【技术保护点】
一种多级器件，所述器件包括：至少一个器件区域和至少一个接触区域，所述至少一个接触区域具有位于基板上的交替的多个导电层和多个电绝缘层的堆叠体，其中所述多个导电层在所述接触区域中形成阶梯式图案，其中每个相应的电绝缘层包括侧壁，并且在所述堆叠体中的相应的底层导电层横向地延伸越过所述侧壁；以及多个导电侧壁间隔体的相应的导电侧壁间隔体定位为邻近每个电绝缘层的侧壁，其中所述侧壁间隔体与所述相应的电绝缘层下面的导电层电接触，并且所述侧壁间隔体实质上与所述堆叠体中的多个导电层中的其他导电层电隔离。

【技术特征摘要】
【国外来华专利技术】2013.12.20 US 14/136,1031.一种多级器件，所述器件包括：至少一个器件区域和至少一个接触区域，所述至少一个接触区域具有位于基板上的交替的多个导电层和多个电绝缘层的堆叠体，其中所述多个导电层在所述接触区域中形成阶梯式图案，其中每个相应的电绝缘层包括侧壁，并且在所述堆叠体中的相应的底层导电层横向地延伸越过所述侧壁；以及多个导电侧壁间隔体的相应的导电侧壁间隔体定位为邻近每个电绝缘层的侧壁，其中所述侧壁间隔体与所述相应的电绝缘层下面的导电层电接触，并且所述侧壁间隔体实质上与所述堆叠体中的多个导电层中的其他导电层电隔离。2.如权利要求1所述的器件，其中所述多个侧壁间隔体中的每个垂直地延伸超过所述堆叠体中的一组导电层，所述导电层叠盖相应的所述电绝缘层。3.如权利要求2所述的器件，其中所述多个侧壁间隔体中的每个接触相应的导电层的对应于所述阶梯式图案的接触部分，其中所述接触部分横向地延伸穿过所述堆叠体中的任何叠盖的导电层。4.如权利要求3所述的器件，还包括电绝缘填充材料，所述电绝缘填充材料实质上填充每对横向相邻的侧壁间隔体之间的横向空间。5.如权利要求4所述的器件，其中所述接触区域中的电绝缘填充材料包括具有平坦顶部的层，所述平坦顶部暴露所述多个侧壁间隔体的顶部。6.如权利要求1所述的器件，还包括：形成在所述接触区域上的叠盖的绝缘层；导电通孔连接，所述导电通孔连接垂直地延伸通过所述叠盖的绝缘层以与所述多个侧壁间隔体中的至少一个电接触；其中所述多个侧壁间隔体中的每个横向地延伸超过位于所述通孔连接与所述侧壁间隔体接触的位置处的所述通孔连接。7.如权利要求6所述的器件，其中，在所述通孔连接与所述侧壁间隔体接触的所述位置处，所述多个侧壁间隔体中的每个具有比所述通孔连接的横截面面积更大的横截面面积。8.如权利要求1所述的器件，其中所述多个侧壁间隔体中的至少一个具有实质上L形的垂直截面，所述L形的垂直截面包括从实质上水平的下基臂的侧面实质上垂直地延伸的上臂。9.如权利要求8所述的器件，还包括填料材料，所述填料材料填充由所述L形的垂直截面限定的空间，所述空间在所述上臂和所述下基臂之间并且邻近所述上臂和所述下基臂。10.如权利要求1所述的器件，其中所述堆叠体包括至少两个导电层和两个电介质材料中间层。11.如权利要求10所述的器件，其中所述堆叠体包括至少四个导电层和至少四个电介质材料中间层。12.如权利要求1所述的器件，其中：所述器件包括垂直NAND器件；以及所述堆叠体中至少一个导电层中包括或者被电连接到所述NAND器件的字线。13.如权利要求12所述的器件，其中：所述器件区域包括：多个半导体通道，其中所述多个半导体通道中的每个的至少一个端部部分实质上垂直于所述基板的主表面延伸；以及多个电荷存储区域，每个电荷存储区域定位为邻近所述多个半导体通道中的相应的一个；以及多个控制栅极电极，所述多个控制栅极电极具有实质上平行于所述基板的所述主表面延伸的带形，其中所述多个控制栅极电极至少包括第一控制栅极电极和第二控制栅极电极，所述第一控制栅极电极位于所述第一器件级中，所述第二控制栅极电极位于所述第二器件级中；所述堆叠体中的所述多个导电层中的第一个与所述第一控制栅极电极电接触，并且从所述器件区域延伸到所述接触区域；以及所述堆叠体中的所述多个导电层中的第二个与所述第二控制栅极电极电接触，并且从所述器件区域延伸到所述接触区域。14.如权利要求1所述的器件，其中：所述器件包括三维ReRAM器件；以及所述堆叠体中的至少一个导电层包括或者被电连接到所述ReRAM器件的电极。15.一种制造多级接触的方法，所述方法包括：a)提供进程中的多级器件，所述进程中的多级器件包括位于基板上的至少一个器件区域和至少一个接触区域，所述接触区域包括：多个交替的电绝缘层和导电层的堆叠体，每个相应的电绝缘层位于相应的导电层上，以使所述相应的导电层与所述堆叠体中的任何叠盖的导电层隔离；b)在所述接触区域中的所述堆叠体的部分上形成掩模；c)移除没有被所述掩模层覆盖的所述堆叠体中的最上层的第一电绝缘层的部分，以暴露底层第一导电层的部分，使得所述底层第一导电层的暴露的部分横向地延伸超过形成在所述最上层的第一电绝缘层中的第一侧壁；d)在所述堆叠...

【专利技术属性】
技术研发人员：S塔卡基，
申请(专利权)人：桑迪士克科技有限责任公司，
类型：发明
国别省市：美国;US