电压产生器分离的三维纵向存储器制造技术

本发明专利技术提出一种分离3D-MV 50，它含有至少一三维阵列芯片30和至少一电压产生器芯片40。三维阵列芯片30含有多个竖直存储串16X、16Y。至少一电压产生器位于电压产生器芯片40内，而非三维阵列芯片30内。三维阵列芯片30和电压产生器芯片40具有完全不同的后端（BEOL）结构。

Three dimensional longitudinal memory separated by voltage generator

The invention provides a method for separating 3D-MV 50, which contains at least one dimensional array chip 30 and at least one voltage generator chip 40. Three dimensional array chip 30 contains a number of vertical storage string 16X, 16Y. At least one voltage generator is located in the voltage generator chip 40, not in the three-dimensional array chip 30. The three-dimensional array chip 30 and the voltage generator chip 40 have a completely different back-end (BEOL) structure.

【技术实现步骤摘要】

本专利技术涉及集成电路存储器领域，更确切地说，涉及三维纵向存储器（3D-MV）。
技术介绍
三维存储器（3D-M）是一种单体（monolithic）半导体存储器，它含有多个相互堆叠的存储元。3D-M包括三维只读存储器（3D-ROM）和三维随机读取存储器（3D-RAM）。3D-ROM可以进一步划分为三维掩膜编程只读存储器（3D-MPROM）和三维电编程只读存储器（3D-EPROM）。基于其编程机制，3D-M可以是3D-memristor、3D-RRAM或3D-ReRAM （resistive random-access memor）、3D-PCM（phase-change memory）、3D-PMC（programmable metallization-cell memory）、或3D-CBRAM（conductive-bridging random-access memory）等。美国专利5,835,396披露了一种3D-M，即3D-ROM。如图1A所示，3D-M芯片20含有一衬底电路层0K及多个堆叠于衬底电路层0K上并相互堆叠的存储层16A、16B。衬底电路层0K含有晶体管0t及其互连线0i。晶体管0t形成在半导体衬底0中。衬底互连线0i为晶体管0t实现相互连接。在这个例子中，衬底互连线0i含有金属层0M1、0M2。存储层16A、16B堆叠在衬底电路层0K之上，它们通过接触通道孔（如1av）与衬底0耦合。每个存储层（如16A）含有多条顶地址线（如2a）、底地址线（如1a）和存储元（如5aa）。存储元可以采用二极管、晶体管或别的器件。在各种存储元中，采用二极管的存储元具有最小面积，仅为4F2（F为最小特征尺寸）。二极管存储元一般形成在顶地址线和底地址线的交叉点处，从而构成一交叉点（cross-point）阵列。这里，二极管泛指任何具有如下特征的二端器件：当其外加电压的数值小于读电压或外加电压的方向与读电压相反时，其电阻远大于其在读电压下的电阻。二极管的例子包括半导体二极管（如p-i-n硅二极管等）和金属氧化物二极管（如氧化钛二极管、氧化镍二极管等）等。存储层16A、16B构成至少一3D-M阵列16，而衬底电路层0K则含有3D-M阵列16的周边电路。其中，一部分周边电路位于3D-M阵列下方，它们被称为阵列下周边电路；另一部分周边电路位于3D-M阵列外边，它们被称为阵列外周边电路18。由于阵列外周边电路18比3D-M阵列16含有更少的后端（back-end-of-line，简称为BEOL）层，阵列外周边电路18上方的空间17不含有存储元，该空间实际上被浪费了。在本说明书中，BEOL层是指高于衬底的一层导电线。在图1A中，3D-M阵列16含有6个BEOL层（包括2个衬底互连线层0M1、0M以及存储层16A、16B各含的2个地址线层1a-4a）；而阵列外周边电路18只含有2个BEOL层（2个衬底互连线层0M1、0M2）。美国专利7,388,476披露了一种集成3D-M芯片，其三维阵列及其周边电路都集成在同一芯片内。如图1B所示，该集成3D-M芯片20含有三维阵列区域22和周边电路区域28。三维阵列区域22含有多个3D-M阵列（如22aa、22ay）及其解码器（如24、24G）。这些解码器24包括本地解码器24和整体解码器24G。其中，本地解码器24对单个3D-M阵列的地址/数据进行解码，整体解码器24G将总地址/数据25解码至单个3D-M阵列中。周边电路区域28中的电路组件使集成3D-M芯片20能完成基本的存储功能，它们可以为三维阵列区域22与主机（即直接使用该芯片20的设备）之间实现电压、数据、地址转换。周边电路28含有读/写电压产生器21和地址/数据转换器29。其中，读/写电压产生器21将电源电压23转换成读电压VR或/和写（编程）电压VW；地址/数据转换器29将逻辑地址/数据27与物理地址/数据25相互转换。在本说明书中，逻辑地址/数据27是主机使用的地址/数据；而物理地址/数据25是3D-M阵列使用的地址/数据。图1A和图1B中的例子是三维横向存储器（3D-MH），其基本存储组件是水平存储层。上述介绍也可以用于三维纵向存储器（3D-MV），其基本存储组件是竖直存储串。美国专利8,638,611披露了一种3D-MV。它是一种纵向NAND（vertical NAND）。除了纵向NAND，3D-ROM、3D-RAM、3D-memristor、3D-RRAM或3D-ReRAM、3D-PCM、3D-PMC、3D-CBRAM也可以形成3D-MV。如图2所示，该3D-MV芯片20含有至少一3D-MV阵列16和周边电路18。3D-MV阵列16含有多个竖直存储串16X、16Y。每个存储串（如16X）含有多个垂直堆叠的存储元（如8a-8h），这些存储元通过一条竖直地址线相互耦合。每个存储元（如8f）含有一个纵向晶体管，该纵向晶体管含有栅极6、存储膜7和纵向沟道9。在一个竖直存储串中，每个存储元（如8f）的栅极6构成一个BEOL层。在图2中，3D-MV阵列16含有8个BEOL层，即存储层8a-8h。由于竖直存储串16X、16Y占用了其下方的衬底0（图2），3D-MV芯片20不能含有阵列下周边电路，而只能含有阵列外周边电路18。这与3D-MH（图1A）不同，3D-MH芯片20可以含有阵列下周边电路。3D-MV阵列16的周边电路18含有衬底晶体管0t及其衬底互连线0i。衬底晶体管0t形成在半导体衬底0中，它是传统的平面型晶体管。衬底互连线0i为衬底晶体管0t实现相互连接。在这个例子中，周边电路18含有2个BEOL层，即衬底互连线层0M1、0M2。以往技术的3D-MV是集成3D-MV。也就是说，3D-MV阵列16和周边电路18集成在同一3D-MV芯片20中。由于它们的制造工艺不匹配，3D-MV阵列16和周边电路18需要分别形成。相应地，图2中的3D-MV芯片20含有10个BEOL层，包括3D-MV阵列16的8个BEOL层以及周边电路18的2个BEOL层。现有技术的主流观点是：集成度越大越好，即集成能降低成本并提高性能。不幸的是，该观点对3D-MV不成立。首先来说，由于竖直存储串16X、16Y的BEOL层远多于周边电路18，盲目集成的直接结果就是不得不用制造竖直存储串16X、16Y的昂贵工艺流程来制造本来很简单的周边电路18，这会增加3D-MV的整体成本。其次，由于3D-MV芯片20主要针对3D-MV阵列16优化，它不得不牺牲周边电路18的性能。例如说，周边电路18含有少数几个（如2个）衬底互连线层，或使用速度较慢的耐高温互连线材料（如采用钨作为导电材料、氧化硅作为绝缘材料），这会降低3D-MV的整体性能。
技术实现思路
本专利技术的主要目的是降低三维纵向存储器（3D-MV）的整体价格。本专利技术的另一目的是提高3D-MV的整体性能。为了实现这些以及别的目的，本专利技术遵从如下设计原则：将三维电路和二维电路分离到不同芯片，以便将它们分别优化。例如说，将3D-MV阵列16（三维电路）和电压产生器（二维电路）分离到不同芯片中。相应地，本专利技术提出一种分离3D-MV，它含有至少一三维阵列芯片和至少一电压产生器芯片。本文档来自技高网...

【技术保护点】
一种分离的三维纵向存储器（3D‑MV）(50)，其特征在于包括：一含有至少一3D‑MV阵列(36)的三维阵列芯片(30)，该3D‑MV阵列(36)含有多个竖直存储串(16X、16Y)，每个竖直存储串含有多个垂直堆叠的存储元(8a‑8h)；一含有至少部分电压产生器的电压产生器芯片(40)，该电压产生器为该三维阵列芯片(30)提供至少一与电源电压(VDD)不同的读电压(VR)和/或写电压(VW)；所述三维阵列芯片(30)不含所述部分电压产生器，所述三维阵列芯片(30)中竖直存储串(16X)所含的存储元(8a‑8h)数目大于所述电压产生器芯片(40)的互连线层数，所述三维阵列芯片(30)和所述电压产生器芯片(40)为两个不同的芯片。

【技术特征摘要】
1.一种分离的三维纵向存储器（3D-MV）(50)，其特征在于包括：一含有至少一3D-MV阵列(36)的三维阵列芯片(30)，该3D-MV阵列(36)含有多个竖直存储串(16X、16Y)，每个竖直存储串含有多个垂直堆叠的存储元(8a-8h)；一含有至少部分电压产生器的电压产生器芯片(40)，该电压产生器为该三维阵列芯片(30)提供至少一与电源电压(VDD)不同的读电压(VR)和/或写电压(VW)；所述三维阵列芯片(30)不含所述部分电压产生器，所述三维阵列芯片(30)中竖直存储串(16X)所含的存储元(8a-8h)数目大于所述电压产生器芯片(40)的互连线层数，所述三维阵列芯片(30)和所述电压产生器芯片(40)为两个不同的芯片。2.一种分离的三维纵向存储器（3D-MV）(50)，其特征在于包括：一含有至少一3D-MV阵列(36)和一周边电路(38)的三维阵列芯片(30)，该3D-MV阵列(36)含有多个竖直存储串(16X、16Y)，该周边电路(38)位于该3D-MV阵列(36)之外；一含有至少部分电压产生器的电压产生器芯片(40)，该电压产生器为该三维阵列芯片(30)提供至少一与电源电压(VDD)不同的读电压(VR)和/或写电压(VW)；所述三维阵列芯片(30)不含所述部分电压产生器，所述电压产生器芯片(40)的互连线层数大于所述周边电路(38) 的互连线层数，所述三维阵列芯片(30)和所述电压产生器芯片(40)为两个不同的芯片。3.一种分离的三维纵向存储器（3D-MV）(50)，其特征在于包...

【专利技术属性】
技术研发人员：张国飙，
申请(专利权)人：杭州海存信息技术有限公司，
类型：发明
国别省市：浙江;33