半导体器件及其制造方法技术

本公开提供了半导体器件及其制造方法。第一导电类型的鳍式场效应晶体管器件可以包括具有第一蚀刻速率的第一材料的第一嵌入的源极/漏极。第一嵌入的源极/漏极可以每个包括具有凹陷部分和相对于凹陷部分的外凸起部分的上表面。第二导电类型的鳍式场效应晶体管器件可以包括具有第二蚀刻速率的第二材料的第二嵌入的源极/漏极，该第二蚀刻速率大于第一蚀刻速率。第二嵌入的源极/漏极可以每个包括处于与第一导电类型的鳍式场效应晶体管器件的外凸起部分不同的水平的上表面。

【技术实现步骤摘要】

本专利技术构思涉及半导体器件以及制造半导体器件的方法。
技术介绍
包括三维鳍式场效应晶体管(FinFET)的半导体器件正在被发展，以克服由于半导体器件的进一步小型化引起的器件特性上的限制(例如，短沟道效应)。为了改善半导体器件的性能，正在研究提高电荷载流子迁移率并减小源极/漏极电阻的方法。
技术实现思路
根据本专利技术构思的实施方式可以提供包括用于接触的变化深度的凹陷的半导体器件以及制造该半导体器件的方法。按照这些实施方式，第一导电类型的鳍式场效应晶体管(finFET)器件可以包括具有第一蚀刻速率的第一材料的第一嵌入的源极/漏极。第一嵌入的源极/漏极可以每个包括具有凹陷部分和相对于凹陷部分的外凸起部分的上表面。第二导电类型的鳍式场效应晶体管器件可以包括具有第二蚀刻速率的第二材料的第二嵌入的源极/漏极，该第二蚀刻速率大于第一蚀刻速率。第二嵌入的源极/漏极可以每个包括处于比第一导电类型的鳍式场效应晶体管器件的凸起部分低的水平的上表面。在根据本专利技术构思的一些实施方式中，一种半导体器件可以包括从基板突出的至少一个有源鳍以及与至少一个有源鳍交叉的栅极结构。嵌入的源极/漏极可以设置在有源鳍上并包括其上具有凹陷部分的上表面，该凹陷部分平行于栅极结构延伸的方向延伸。接触插塞可以部分地覆盖凹陷部分，其中嵌入的源极/漏极的上表面还可以包括相对于凹陷部分的凸起部分，其中该凸起部分可以位于凹陷部分和栅极结构之间。在根据本专利技术构思的一些实施方式中，一种制造半导体器件的方法可以包括：提供基板，该基板包括设置在基板的第一区域中的第一有源鳍、第一
牺牲栅极和第一侧壁间隔物以及设置在基板的第二区域中的第二有源鳍、第二牺牲栅极和第二侧壁间隔物。第二嵌入的源极/漏极可以形成在第二牺牲栅极的两侧，第一嵌入的源极/漏极可以形成在第一牺牲栅极的两侧。阻挡绝缘层可以形成为覆盖第二嵌入的源极/漏极并暴露第一嵌入的源极/漏极。第一嵌入的源极/漏极可以利用第一侧壁间隔物作为蚀刻掩模来蚀刻以提供第一嵌入的源极/漏极的被第一侧壁间隔物暴露的凹陷部分。蚀刻停止层可以形成为覆盖第一牺牲栅极、第二牺牲栅极、第一嵌入的源极/漏极和第二嵌入的源极/漏极。层间绝缘层可以形成在蚀刻停止层上，并且在第一嵌入的源极/漏极和第二嵌入的源极/漏极之上的层间绝缘层可以被同时蚀刻以分别在第一嵌入的源极/漏极和第二嵌入的源极/漏极上提供第一接触孔和第二接触孔。在根据本专利技术构思的一些实施方式中，一种制造半导体器件的方法可以包括：提供设置在基板的第一区域中的第一牺牲栅极和第一侧壁间隔物以及设置在基板的第二区域中的第二牺牲栅极和第二侧壁间隔物；以及在第二牺牲栅极的两侧形成包括第二材料的第二嵌入的源极/漏极。第一嵌入的源极/漏极可以形成在第一牺牲栅极的两侧以包括与第二材料不同的第一材料。阻挡绝缘层可以形成为覆盖第二嵌入的源极/漏极并暴露第一嵌入的源极/漏极。第一嵌入的源极/漏极可以被部分地蚀刻以提供凹陷部分。蚀刻停止层可以形成在第一牺牲栅极、第二牺牲栅极、第一嵌入的源极/漏极和第二嵌入的源极/漏极上。第一层间绝缘层可以形成在蚀刻停止层上以暴露第一牺牲栅极和第二牺牲栅极的上表面。第一牺牲栅极和第二牺牲栅极可以分别用第一栅极结构和第二栅极结构替换。第二层间绝缘层可以形成为覆盖第一栅极结构、第二栅极结构和第一层间绝缘层，第一层间绝缘层和第二层间绝缘层可以被同时蚀刻以提供部分地暴露第一嵌入的源极/漏极的第一接触孔并提供部分地暴露第二嵌入的源极/漏极的第二接触孔。附图说明图1是示出根据本专利技术构思的示例实施方式的半导体器件的平面图；图2A和图2B是示出根据本专利技术构思的示例实施方式的半导体器件的透视图；图3A至图9B是示出根据本专利技术构思的示例实施方式的制造半导体器件的方法的视图；图10和图11是示出根据本专利技术构思的示例实施方式的制造半导体器件的方法的视图；图12A至图13B是示出根据本专利技术构思的示例实施方式的制造半导体器件的方法的示意图；图14A和图14B是示出根据本专利技术构思的示例实施方式的半导体器件的透视图；图15A至图17B是示出根据本专利技术构思的示例实施方式的制造半导体器件的方法的视图；图18A和图18B是示出根据本专利技术构思的示例实施方式的半导体器件的透视图；图19A和图19B是示出根据本专利技术构思的示例实施方式的半导体器件的透视图；图20是包括根据本专利技术构思的示例实施方式的半导体器件的NAND栅极单元的电路图；图21是包括根据本专利技术构思的示例实施方式的半导体器件的SRAM单元的电路图；图22是示出包括根据本专利技术构思的示例实施方式的半导体器件的存储装置的方框图；图23是示出包括根据本专利技术构思的示例实施方式的半导体器件的电子装置的方框图；以及图24是示出包括根据本专利技术构思的示例实施方式的半导体器件的系统的方框图。具体实施方式现在将参照附图详细地描述本专利技术构思的示例实施方式。在下文参照附图描述本专利技术构思，附图中示出本专利技术构思的示范性实施方式。从以下将参照附图更详细地描述的示范性实施方式，本专利技术构思的优点和特征以及实现它们的方法将变得明显。然而，应当指出，本专利技术构思不限于以下的示范性实施方式，可以以各种形式实施。因此，示范性实施方式仅被提供来公开本专利技术构思并使本领域技术人员知晓本专利技术构思的类别。在附图中，本专利技术构思的实施方式不限于这里提供的具体的示例并且为了清晰
被夸大。这里使用的术语仅是为了描述特定实施方式的目的而不意在限制本专利技术。当在这里使用时，单数术语“一”、“一个”和“该”旨在也包括复数形式，除非上下文另外清楚地指示。当在这里使用时，术语“和/或”包括一个或多个所列相关项目的任意和所有组合。将理解，当称一个元件“连接”或“联接”到另一元件时，它可以直接连接或联接到另一元件，或者还可以存在插入的元件。类似地，将理解，当称一个元件诸如层、区域或基板在另一元件“上”时，它可以直接在另一元件上，或者还可以存在插入的元件。相反，术语“直接”表示不存在插入的元件。将进一步理解的是，术语“包括”和/或“包含”，当在这里使用时，指定了所述特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或增加。还将理解，尽管这里可以使用术语第一、第二、第三等来描述不同的元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一个元件区别开。因此，一些实施方式中的第一元件可以在另一些实施方式中被称为第二元件，而没有背离本专利技术的教导。这里说明和示出的本专利技术构思的各方面的示范性实施方式包括它们的互补对应物。相同的附图标记或相同的参考指示符在整个说明书中表示相同的元件。而且，这里参照截面图和/或平面图描述了示范性实施方式，这些图是理想化的示范性图示。因此，由例如制造技术和/或公差引起的图示形状的偏差将是可能发生的。因此，示范性实施方式不应被解释为限于这里示出的区域的形状而是将包括由例如制造引起的形状偏差。例如，示出为矩形的被蚀刻区域将通常具有圆化或弯曲的特征。因此，附图所示的区域在本质上是示意的，它们的形状不旨在示出器件的区域的实际形状，并且不旨在限制示例实施方式的范本文档来自技高网...

【技术保护点】
一种半导体器件，包括：至少一个有源鳍，从基板突出；栅极结构，与所述至少一个有源鳍交叉；嵌入的源极/漏极，设置在所述有源鳍上并包括其上具有凹陷部分的上表面，所述凹陷部分平行于所述栅极结构延伸的方向延伸；以及接触插塞，部分地覆盖所述凹陷部分，其中所述嵌入的源极/漏极的所述上表面还包括相对于所述凹陷部分的凸起部分，该凸起部分位于所述凹陷部分和所述栅极结构之间。

【技术特征摘要】
2015.05.27 KR 10-2015-00737261.一种半导体器件，包括：至少一个有源鳍，从基板突出；栅极结构，与所述至少一个有源鳍交叉；嵌入的源极/漏极，设置在所述有源鳍上并包括其上具有凹陷部分的上表面，所述凹陷部分平行于所述栅极结构延伸的方向延伸；以及接触插塞，部分地覆盖所述凹陷部分，其中所述嵌入的源极/漏极的所述上表面还包括相对于所述凹陷部分的凸起部分，该凸起部分位于所述凹陷部分和所述栅极结构之间。2.如权利要求1所述的半导体器件，其中所述凹陷部分设置为在所述栅极结构延伸的方向上贯穿所述嵌入的源极/漏极的所述上表面。3.如权利要求1所述的半导体器件，还包括设置在所述栅极结构的相对侧壁上的侧壁间隔物，其中所述凹陷部分与所述侧壁间隔物分隔开。4.如权利要求1所述的半导体器件，还包括蚀刻停止层，该蚀刻停止层覆盖包括所述凹陷部分的所述嵌入的源极/漏极，其中所述接触插塞穿过所述蚀刻停止层以连接到所述嵌入的源极/漏极。5.如权利要求4所述的半导体器件，其中所述蚀刻停止层保留在没有所述接触插塞的所述凹陷部分上。6.如权利要求1所述的半导体器件，其中所述接触插塞在一个方向上的尺寸小于所述凹陷部分在所述一个方向上的尺寸。7.如权利要求6所述的半导体器件，其中所述一个方向是所述栅极结构延伸的方向。8.如权利要求1所述的半导体器件，还包括：至少两个有源鳍，从所述基板突出，其中所述嵌入的源极/漏极包括在所述至少两个有源鳍上的合并的嵌入的源极/漏极结构。9.如权利要求8所述的半导体器件，其中所述合并的嵌入的源极/漏极结构的上表面包括在其两个端部处的倾斜表面和在所述倾斜表面之间的平坦表面。10.如权利要求1所述的半导体器件，还包括：硅化物层，在所述接触插塞和所述嵌入的源极/漏极的所述上表面之间。11.如权利要求1所述的半导体器件，还包括：接触间隔物，围绕所述接触插塞的侧表面。12.如权利要求1所述的半导体器件，其中所述嵌入的源极/漏极是包括N型杂质的硅。13.如权利要求1所述的半导体器件，其中所述至少一个有源鳍是包括P型杂质的硅。14.如权利要求1所述的半导体器件，其中所述至少一个鳍被包括在第一导电类型的鳍式场效应晶体管器件中，所述半导体器件还包括：第二导电类型的鳍式场效应晶体管器件，包括至少一个有源鳍和相关的嵌入的源极/漏极，该相关的嵌入的源极/漏极的上表面处于比所述第一导电类型的鳍式场效应晶体管器件的所述凸起部分低的水平。15.一种制造半导体器件的方法，包括：提供基板，该基板包括设置在所述基板的第一区域中的第一有源鳍、第一牺牲栅极和第一侧壁间隔物以及设置在所述基板的第二区域中的第二有源鳍、第二牺牲栅极和第二侧壁间隔物；在所述第二牺牲栅极的两侧形成第二嵌入的源极/漏极；在所述第一牺牲栅极的两侧形成第一嵌入的源极/漏极；形成阻挡绝缘层以覆盖所述第二嵌入的源极/漏极并暴露所述第一嵌入的源极/漏极；蚀刻所述第一嵌入的源极/漏极以提供所述第一嵌入的源极/漏极的被所述第一侧壁间隔物暴露...

【专利技术属性】
技术研发人员：朴相真，高绮亨，权奇相，白在职，尹普彦，高镛璇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR