具有辅助栅极的非易失性存储器单元结构制造技术

本发明专利技术公开了一种具有辅助栅极的非易失性存储器单元结构，包括一半导体衬底，其上设有一N型井区和一P型井区；一第一氧化层定义区和一第二氧化层定义区设于所述N型井区内；一PMOS选择晶体管设于所述第一氧化层定义区上；一PMOS浮动栅极晶体管与所述PMOS选择晶体管串联，其中PMOS浮动栅极晶体管另包含一覆盖于第一氧化层定义区上的浮动栅极；一辅助栅极，自浮动栅极一末端凸出至第二氧化层定义区的一边，使辅助栅极与第二氧化层定义区及N型井区电容耦合。选择晶体管、浮动栅极晶体管以及辅助栅极均同样位于N型井区中。

【技术实现步骤摘要】

本专利技术涉及非易失性存储器组件领域，特别涉及一种具有辅助栅极的单层多晶硅非易失性存储器单元结构。
技术介绍
非易失性存储器(NVM)组件，例如广泛使用在电子装置中存储数据的电可擦可编程只读存储器(EEPROM)和闪存(flash memory)，具有电可擦除数据和再编程特性，而且在关闭电源的情况下，数据仍可留存。非易失性存储器组件大致上分成多次编程存储器(MTP)和单次编程存储器(OTP)。多次编程存储器(MTP)可多次读出和编程，例如电可擦可编程只读存储器和闪存被设计具有相关的电子电路，可支持不同的操作，例如编程，擦除和读出。单次编程存储器(OTP)具有编程和读出功能的电子电路，但并不具备擦除功能的电子电路。单层多晶硅非易失性存储器结构因为可减少额外工艺步骤而被提出来。单层多晶硅非易失性存储器用单层多晶硅形成存储电荷的浮动栅极，可和一般互补金属氧化物半导体(CMOS)场效晶体管工艺兼容，因此可应用在嵌入式存储器、混和模式电路的嵌入式非易失性存储器，以及微控制器(例如系统整合芯片，SOC)等领域。目前已知可用热电子注入(又称为沟道热电子或CHE编程)技术来编程存储器。编程和验证运本文档来自技高网...

【技术保护点】
一种具有辅助栅极的非易失性存储器单元结构，其特征在于，包括一半导体衬底，其中设有一N型井区；一第一氧化物定义区及一第二氧化物定义区，设于所述N型井区之内；一PMOS选择晶体管设于所述第一氧化物定义区上；一PMOS浮动栅极晶体管设于所述第一氧化物定义区上并与所述PMOS选择晶体管串联，其中所述PMOS浮动栅极晶体管包括一覆盖在所述第一氧化物定义区上的一浮动栅极；以及一辅助栅极，自所述浮动栅极一末端延伸至所述第二氧化物定义区的一边缘，使所述辅助栅极与所述N型井区电容耦合，并且通过N型井区的一偏压来控制耦合至所述辅助栅极的感应电压。

【技术特征摘要】
2015.04.01 US 14/675,7581.一种具有辅助栅极的非易失性存储器单元结构，其特征在于，包括一半导体衬底，其中设有一N型井区；一第一氧化物定义区及一第二氧化物定义区，设于所述N型井区之内；一PMOS选择晶体管设于所述第一氧化物定义区上；一PMOS浮动栅极晶体管设于所述第一氧化物定义区上并与所述PMOS选择晶体管串联，其中所述PMOS浮动栅极晶体管包括一覆盖在所述第一氧化物定义区上的一浮动栅极；以及一辅助栅极，自所述浮动栅极一末端延伸至所述第二氧化物定义区的一边缘，使所述辅助栅极与所述N型井区电容耦合，并且通过N型井区的一偏压来控制耦合至所述辅助栅极的感应电压。2.根据权利要求1所述的具有辅助栅极的非易失性存储器单元结构，其特征在于，所述选择晶体管与所述浮动栅极晶体管共享所述N型井区。3.根据权利要求1所述的具有辅助栅极的非易失性存储器单元结构，其特征在于，所述选择晶体管包括一P+源极掺杂区，位于所述N型井区内；一共享P+掺杂区，与所述P+源极掺杂区分隔开；一选择栅极通道区，位于所述P+源极掺杂区与所述共享P+掺杂区之间且靠近所述半导体衬底的主表面；一选择栅极，覆盖在所述选择栅极通道区上方；以及一栅极介电层，位于所述选择栅极与所述选择栅极通道区间。4.根据权利要求3所述的具有辅助栅极的非易失性存储器单元结构，其特征在于，所述P+源极掺杂区与一源极线耦合。5.根据权利要求3所述的具有辅助栅极的非易失性存储器单元结构，其特征在于，所述共享P+掺杂区位于所述浮动栅极一侧；所述浮动栅极晶体...

【专利技术属性】
技术研发人员：曹沐潆，陈纬仁，
申请(专利权)人：力旺电子股份有限公司，
类型：发明
国别省市：中国台湾;71