用于三维与非门闪存的存储器装置及其操作方法制造方法及图纸

本发明专利技术公开了一种用于三维与非门闪存的存储器装置及其操作方法，该存储器装置包括多个存储单元的复数串行。多个导电条带的多个叠层包括作为这些串行中的多条第一串行选择线的多个第一上条带、作为这些串行中的多条第二串行选择线的多个第二上条带，以及作为这些串行中的多条字线多个中间条带。该存储器装置包括一控制电路，耦接于这些第一串行选择线及这些第二串行选择线，并通过施加一第一启动电压至耦接于一特定串行的这些第一串行选择线的其中之一、及施加一第二启动电压至耦接于该特定串行的这些第二串行选择线的其中之一，以选择该特定串行。

【技术实现步骤摘要】

本专利技术有关于一种高密度存储器装置(high density memory device)，特别是有关于一种多个存储单元的复数平面被排列为一三维阵列(a three-dimensional 3D array)的存储器装置及其操作方法。本申请案是主张申请日为2015年2月9日的美国编号第62/117,958专利临时申请案(provisional patent application)的优先权，其中该申请案将通过引用并入(incorporated by reference)的方式，将此专利全文收载于本
技术实现思路
之中。
技术介绍
高密度存储器装置(High density memory device)被设计为包括快闪存储单元(flash memory cell)或其他类型存储单元的多个阵列。在某些实施例中，这些存储单元包括可被排列成三维结构的薄膜晶体管(thin film transistor)。一三维存储器装置可包括存储单元的与非门串行(NAND strings)的一阵列。此存储器装置可包括一集成电路基板(integrated circuit substrate)及多个由绝缘材料分本文档来自技高网...

【技术保护点】
一种存储器装置(memory device)，包括多个存储单元的复数串行(string)，该存储器装置包括：多个导电条带(conductive strip)的多个叠层(stack)，包括多个第一上条带(first upper strip)、多个第二上条带(second upper strip)及多个中间条带(intermediate strip)，这些第一上条带是作为这些串行中的多条第一串行选择线(first string select line)，这些第二上条带是作为这些串行中的多条第二串行选择线(second string select line)，这些中间条带是作为这些串行中的多条字线(...

【技术特征摘要】
2015.02.19 US 62/117,9581.一种存储器装置(memory device)，包括多个存储单元的复数串行(string)，该存储器装置包括：多个导电条带(conductive strip)的多个叠层(stack)，包括多个第一上条带(first upper strip)、多个第二上条带(second upper strip)及多个中间条带(intermediate strip)，这些第一上条带是作为这些串行中的多条第一串行选择线(first string select line)，这些第二上条带是作为这些串行中的多条第二串行选择线(second string select line)，这些中间条带是作为这些串行中的多条字线(word line)；以及一控制电路，耦接于这些第一串行选择线及这些第二串行选择线，并通过施加一第一启动电压(first turn-on voltage)至耦接于一特定串行的这些第一串行选择线的其中之一、及施加一第二启动电压(second turn-on voltage)至耦接于该特定串行的这些第二串行选择线的其中之一，以选择该特定串行。2.根据权利要求1所述的存储器装置，其中这些第二上条带设置于这些第一上条带与这些中间条带之间。3.根据权利要求1所述的存储器装置，其中这些存储单元的这些串行包括复阵列串行，该存储器装置包括：多个第一串行选择结构(first string select structure)，各该第一串行选择结构耦接于该复阵列串行中的一各别串行组中的第一串行选择线；以及多个第二串行选择结构(second string select structure)，各该第二串行选择结构耦接于该复阵列串行中的各组串行中的一各别第二串行选择线，其中这些第一串行选择结构的一第一串行选择结构与这些第二串行选择结构的一第二串行选择结构的一结合(combination)选择该复阵列串行中的一串行。4.根据权利要求3所述的存储器装置，其中各该第二串行选择结构耦接于该复阵列串行中的个别串行组中的多个串行。5.根据权利要求1所述的存储器装置，其中这些存储单元的这些串行包括K组的N个串行(K sets of N strings)，该存储器装置包括：K个第一串行选择结构，各该K个第一串行选择结构耦接该K组的N个串行中的一各别组中的N条第一串行选择线；以及N个第二串行选择结构，各该N个第二串行选择结构耦接该K组的N个串行中的一各别第二串行选择线，其中该K个第一串行选择结构中的一第一串行选择结构与该N个第二串行选择结构中的一第二串行选择结构的一结合(combination)选择该K组的N个串行中的一串行。6.根据权利要求5所述的存储器装置，其中：该K个第一串行选择结构包括一第一图案化导体层(first patterned conductor layer)中的K个第一链接元件(first linking element)，该第一图案化导体层位于这些导电条带的叠层之上，各该K个第一链接元件连接该K组的N个串行中的一各别组中的N条第一串行选择线；以及该N个第二串行选择结构包括该第一图案化导体层中的N个第二链接元件(second linking element)，各该N个第二链接元件连接该K组的N个串行中的各组中的一各别第二串行选择线。7.根据权利要求6所述的存储器装置，其中：该K个第一串行选择结构包括多个第一层间连接器(first interlayer connector)，这些第一层间连接器各别连接K条第一图案化导线(first patterned conductor lines)至该K个第一链接元件；该N个第二串行选择结构包括多个第二层间连接器(second interla...

【专利技术属性】
技术研发人员：张国彬，吕函庭，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71