一种三维存储器及其制作方法技术

本发明专利技术公开了一种三维存储器及其制作方法，包括：提供半导体衬底；在半导体衬底一表面形成金属层；对金属层刻蚀为共源极；在半导体衬底朝向共源极一侧形成存储结构，存储结构包括：位于共源极背离半导体衬底一侧多个绝缘层，多个贯穿多个绝缘层的沟道孔及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽、且一沟槽对应共源极，以及，位于相邻两个绝缘层之间的栅结构；对沟槽进行绝缘填充；在存储结构背离半导体衬底一侧形成第一电极连线和多个第二电极连线，第一电极连线与共源极通过过孔接触，每一第二电极连线与一堆叠结构接触，将共源极制作为条形结构，减小共源极的体积占比，进而改善整个三维存储器的应力，利于后续制作工艺的进行。

【技术实现步骤摘要】
一种三维存储器及其制作方法
本专利技术涉及三维存储器
，更为具体的说，涉及一种三维存储器及其制作方法。
技术介绍
随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。
技术实现思路
有鉴于此，本专利技术提供了一种三维存储器及其制作方法，将共源极制作为条形结构，减小共源极的体积占比，进而改善整个三维存储器的应力，利于后续制作工艺的进行。为实现上述目的，本专利技术提供的技术方案如下：一种三维存储器的制作方法，包括：提供一半导体衬底；在所述半导体衬底一表面形成金属层；对所述金属层刻蚀为条形的共源极；在所述半导体衬底朝向所述共源极一侧形成存储结构，其中，所述存储结构包括：位于所述共源极背离所述半导体衬底一侧多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽、且一所述沟槽对应所述共源极，以及，位于相邻两个所述绝缘层之间的栅结构；对所述沟槽进行绝缘填充；在所述存储结构背离所述半导体衬底一侧形成第一电极连线和多个第二电极连线，其中，所述第一电极连线与所述共源极通过过孔接触，每一所述第二电极连线与一所述堆叠结构接触。可选的，所述共源极的材质为钨、铝或铜。可选的，所述存储结构的形成包括：在所述半导体衬底朝向所述共源极一侧形成交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数；贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔；在所述沟道孔内形成所述堆叠结构；贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽，且一所述沟槽对应所述共源极；去除所述多个牺牲层；在相邻两个所述绝缘层之间形成所述栅结构。可选的，所述第一绝缘层的厚度范围为20nm～200nm，包括端点值。可选的，所述牺牲层的厚度及第二绝缘层至第N绝缘层中任意一绝缘层的厚度范围均为10nm～80nm，包括端点值。可选的，所述绝缘层的材质为二氧化硅，所述牺牲层的材质为氮化硅。可选的，所述半导体衬底为P型半导体衬底。相应的，本专利技术还提供了一种三维存储器，包括：半导体衬底；位于所述半导体衬底一表面的条形的共源极；位于所述半导体衬底朝向所述共源极一侧形成存储结构，其中，所述存储结构包括：位于所述共源极背离所述半导体衬底一侧多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽、且一所述沟槽对应所述共源极，以及，位于相邻两个所述绝缘层之间的栅结构；位于所述沟槽内的绝缘填充结构；以及，在所述存储结构背离所述半导体衬底一侧的第一电极连线和多个第二电极连线，其中，所述第一电极连线与所述共源极通过过孔接触，每一所述第二电极连线与一所述堆叠结构接触。可选的，所述共源极的材质为钨、铝或铜。可选的，所述半导体衬底为P型半导体衬底。相较于现有技术，本专利技术提供的技术方案至少具有以下优点：本专利技术提供了一种三维存储器及其制作方法，制作方法包括：提供一半导体衬底；在所述半导体衬底一表面形成金属层；对所述金属层刻蚀为条形的共源极；在所述半导体衬底朝向所述共源极一侧形成存储结构，其中，所述存储结构包括：位于所述共源极背离所述半导体衬底一侧多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽、且一所述沟槽对应所述共源极，以及，位于相邻两个所述绝缘层之间的栅结构；对所述沟槽进行绝缘填充；在所述存储结构背离所述半导体衬底一侧形成第一电极连线和多个第二电极连线，其中，所述第一电极连线与所述共源极通过过孔接触，每一所述第二电极连线与一所述堆叠结构接触。由上述内容可知，本专利技术提供的技术方案，将共源极制作为条形结构，减小共源极的体积占比，进而改善整个三维存储器的应力，利于后续制作工艺的进行。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例提供的一种三维存储器的制作方法的流程图；图2a～2f为与图1中制作方法相应的结构流程图；图3为本申请实施例提供的一种存储结构的制作方法的流程图；图4为本申请实施例提供的一种三维存储器的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。正如
技术介绍
所述，随着平面型存储器的不断发展，半导体的生产工艺取得了巨大的进步。但是近几年来，平面型存储器的发展遇到了各种挑战：物理极限，现有的显影技术极限以及存储电子密度极限等。在此背景下，为解决平面型存储器遇到的困难以及追求更低的单位存储单元的生产成本，三维存储器的结构应运而生，目前三维存储器的技术研发已成为国际上研发的主流。现有的三维存储器在制作过程中经常会出现由于应力不均匀，造成通孔刻蚀难以控制的情况。经研究，专利技术人发现造成上述技术问题的原因是由于共源极的体积占比过大而造成的。具体的，现有三维存储器通常采用后栅工艺来制作，即，首先利用牺牲层作为假栅，且假栅之间通过绝缘层进行隔离；在贯穿假栅和绝缘层形成沟道孔和在沟道孔中制作堆叠结构后，再进行沟槽的刻蚀；而后去除假栅，在沟槽中填充金属钨栅，而后再利用刻蚀方法将金属钨栅分离；对沟槽中进行绝缘填充后，对一沟槽的填充结构中进行贯穿刻蚀，并在该贯穿结构中沉积金属钨墙为共源极，最后制作电极连线。由于金属钨的应力较大，且金属钨墙的体积占比较大，对此会使得三维存储器的应力出现比较大的变化，这种应力不均匀的情况使得后续通孔刻蚀等难以控制。基于此，本申请实施例提供了一种三维存储器及其制作方法，将共源极制作为条形结构，减小共源极的体积占比，进而改善整个三维存储器的应力，利于后续制作工艺的进行。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图4所示，对本申请实施例提供的技术方案进行详细的描述。参考图1所示，为本申请实施例提供的一种三维存储器的制作方法的流程图，其中，制作方法包括：S1、提供一半导体衬底；S2、在所述半导体衬底一表面形成金属层；S3、对所述金属层刻蚀为条形的共源极；S4、在所述半导体衬底朝向所述共源极一侧形成存储结构，其中，所述存储结构包括：位于所述共源极背离所述半导体衬底一侧多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽、且一所述沟槽对应所述共源极，以及，位于相邻两个所述绝缘层之间的栅结构；S5、对所述沟槽进行绝缘填充；S6、在所述存储结构背离所述半导体衬底一侧形成第一电极连线和多个第二电本文档来自技高网...

【技术保护点】
一种三维存储器的制作方法，其特征在于，包括：提供一半导体衬底；在所述半导体衬底一表面形成金属层；对所述金属层刻蚀为条形的共源极；在所述半导体衬底朝向所述共源极一侧形成存储结构，其中，所述存储结构包括：位于所述共源极背离所述半导体衬底一侧多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽、且一所述沟槽对应所述共源极，以及，位于相邻两个所述绝缘层之间的栅结构；对所述沟槽进行绝缘填充；在所述存储结构背离所述半导体衬底一侧形成第一电极连线和多个第二电极连线，其中，所述第一电极连线与所述共源极通过过孔接触，每一所述第二电极连线与一所述堆叠结构接触。

【技术特征摘要】
1.一种三维存储器的制作方法，其特征在于，包括：提供一半导体衬底；在所述半导体衬底一表面形成金属层；对所述金属层刻蚀为条形的共源极；在所述半导体衬底朝向所述共源极一侧形成存储结构，其中，所述存储结构包括：位于所述共源极背离所述半导体衬底一侧多个绝缘层，多个贯穿所述多个绝缘层的沟道孔及位于所述沟道孔内的堆叠结构，多个贯穿所述多个绝缘层的沟槽、且一所述沟槽对应所述共源极，以及，位于相邻两个所述绝缘层之间的栅结构；对所述沟槽进行绝缘填充；在所述存储结构背离所述半导体衬底一侧形成第一电极连线和多个第二电极连线，其中，所述第一电极连线与所述共源极通过过孔接触，每一所述第二电极连线与一所述堆叠结构接触。2.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述共源极的材质为钨、铝或铜。3.根据权利要求1所述的三维存储器的制作方法，其特征在于，所述存储结构的形成包括：在所述半导体衬底朝向所述共源极一侧形成交替堆叠的所述多个绝缘层和多个牺牲层，其中，所述多个绝缘层为第一绝缘层至第N绝缘层，所述多个牺牲层为第一牺牲层至第N-1牺牲层，N为小于2的整数；贯穿所述多个绝缘层和多个牺牲层形成所述多个沟道孔；在所述沟道孔内形成所述堆叠结构；贯穿所述多个绝缘层和多个牺牲层形成所述多个沟槽，且一所述沟槽对应所述共源极；去除所述多个牺牲层；在相邻两个所述绝缘层之间形成所述栅结构。4.根据权利要求3...

【专利技术属性】
技术研发人员：徐强，夏志良，李广济，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42