改进三维或非门闪存的栅极电容的结构与操作方法技术

本发明专利技术实施例提供了一种改进的三维存储单元、阵列、装置及/或类似物以及其方法。该三维存储单元包括一第一导电层与一第三导电层。第三导电层与第一导电层分离。三维存储单元还包括一通道导电层。通道导电层连接第一导电层与第三导电层。通道导电层、第一导电层与第三导电层形成一具有内表面的开口。一介电层沿着开口的内表面设置，开口被第一导电层、通道导电层与第三导电层所围绕。三维存储单元还包括一第二导电层，第二导电层插入且实质上填满一剩余开口部分，剩余开口部分由介电层所形成。第一导电层、介电层与第二导电层被配置以形成阶梯结构。

【技术实现步骤摘要】

本专利技术实施例是有关于一种半导体元件，且特别是有关于一种具有改进栅极电容的三维存储器。
技术介绍
半导体元件典型可区分为易失性半导体元件(volatilesemiconductordevice)或非易失性半导体元件(non-volatilesemiconductordevice)，易失性半导体元件需要功率(power)以维持存储数据，非易失性半导体元件极限移除功率来源仍可保留资料。非易失性半导体元件的一例子为一闪存装置，通常包括排列于列与行的一存储单元矩阵。矩阵中的每一存储单元包括一晶体管结构，晶体管结构具有一栅极、一漏极以及一定义于漏极与源极之间的通道。每一存储单元位于一字线与一位线的交会(intersection)，其中栅极连接至字线，漏极连接至位线，而源极连接至一源极线，并逐个地连接至共享接地(commonground)。传统快闪存储单元的栅极一般包括一双栅极结构，双栅极结构包括一控制栅极与一浮动栅极，其中浮动栅极悬置(suspend)于两层氧化层之间，以捕捉编程存储单元的电荷。快闪存储装置可分为或非门(NOR)或与非门(NAND)快闪存储装置。在两者之中，或非门存储装置通本文档来自技高网...

【技术保护点】
一种三维存储单元，其特征在于，包括：一第一导电层；一第三导电层，与该第一导电层分离；一通道导电层，连接该第一导电层与该第三导电层，以形成具有多个内表面的一开口；一介电层，沿着该开口的该些内表面设置，该开口被该第一导电层、该通道导电层与该第三导电层所围绕；以及一第二导电层，插入且填满一剩余开放部分，该剩余开放部分由该介电层所形成，其中该第一导电层、该介电层与该第二导电层配置以形成一阶梯结构。

【技术特征摘要】
2015.09.15 US 14/854,3831.一种三维存储单元，其特征在于，包括：一第一导电层；一第三导电层，与该第一导电层分离；一通道导电层，连接该第一导电层与该第三导电层，以形成具有多个内表面的一开口；一介电层，沿着该开口的该些内表面设置，该开口被该第一导电层、该通道导电层与该第三导电层所围绕；以及一第二导电层，插入且填满一剩余开放部分，该剩余开放部分由该介电层所形成，其中该第一导电层、该介电层与该第二导电层配置以形成一阶梯结构。2.根据权利要求1所述的三维存储单元，其中该第一导电层对应于至少一共享源极线。3.根据权利要求1所述的三维存储单元，其中该第三导电层对应于至少一位线。4.根据权利要求1所述的三维存储单元，其中该第二导电层对应于至少一字线。5.根据权利要求1所述的三维存储单元，其中该介电层包括至少一阻障层、一存储层或一隧穿层。6.根据权利要求1所述的三维存储单元，其中该第一导电层、该介电层与该第三导电层构成阶梯形，以连接该通道导电层。7.一种用以改进一非易失性存储元件的栅极电容的装置，其特征在于，该装置包括：一包括多个记忆串列的三维存储阵列，其中每该多个存储串列包括多个存储单元及连接一通道线的一端，每该存储单元具有连接一位线的一第一端、连接一源极线的一第二端及连接一字线的一第三端，且每对相邻的存储单元共享一位线与一源极线的其中之一。8.根据权利要求7所述的装置，其中对应于该多个存储串列的每个存储串列包括至少一存储单元。9.根据权利要求8所述的装置，其中至少一该存储单元的一第一终端配置以连接该位线。...

【专利技术属性】
技术研发人员：程政宪，李致维，古绍泓，吕文彬，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71