一种存储器阵列中位线引出电路和存储器制造技术

本发明专利技术公开了一种存储器阵列中位线引出电路和存储器，该电路包括：将所述存储器阵列中的位线划分为第一类位线和第二类位线；所述第一类位线通过第一方向引出，并与第一译码电路连接；所述第二类位线通过第二方向引出，并与第二译码电路连接。本发明专利技术通过将存储器阵列的位线分为第一类位线和第二类位线，第一类位线通过第一方向引出并连接至第一译码电路，第二类位线通过第二方向引出并连接至第二译码电路，使位线排列疏松，只占据了较少的存储器版图面积，相应的增加了译码电路的面积，并且在有限的布线通道中能够使位线全部连接至译码电路，能够有效解决位线布线通道不足的问题，实现了节省版图面积、增加译码电路面积、提高存储器性能的效果。

Bit line extraction circuit and memory in memory array

The invention discloses a memory array bit line extraction circuit and memory, the circuit includes a bit line dividing the memory array in the first bit line and second bit lines; the first bit line through the first direction leads, and connected with the first decoding circuit; the second bit the line through second direction leads, and connected with the decoding circuit second. The bit line of the memory array is divided into the first class and the second bit line bit line, the first bit line through the first direction leads and connected to the first decoding circuit, second bit line through second direction leads and connected to the decoding circuit second, the bit line arranged loosely, only occupy less memory layout the area, a corresponding increase in the decoding circuit area, and can make all the bit line connected to the decoding circuit in wiring channel limited, can effectively solve the problem of bit line routing channel, can save layout area and increase the decoding circuit area, improve memory performance.

【技术实现步骤摘要】

本专利技术涉及存储器
，尤其涉及一种存储器阵列中位线引出电路和存储器。
技术介绍
传统的存储芯片的版图设计中，包含位线、字线、译码电路和存储单元等。存储器中的若干个存储单元用于编程/擦除程序、指令等数据，是存储器的存储元件，每一个存储单元均位于字线和位线的交叉处、连接在字线和位线上，因此位于多条位线上的存储器的存储单元也常常被排列为区块或阵列。译码电路通常与存储单元的阵列，具体是与字线和位线连接，用于通过相应的字线和位线选取存储单元，使对存储单元进行操作，因此存储器中的每个存储单元均能够通过适当的字线和位线的组合而被选取。现有技术中，存储芯片的版图设计中，若干条连接多个存储单元的位线从一个方向引出与译码电路连接，随着存储器件的发展，存储芯片中存储单元的集成密度越来越高，因此面临位线排列紧密、布线资源减少的难题。对于一个集成度高的存储芯片，若欲将该存储芯片中所有位线连接到译码电路中，则将占用该存储芯片非常大的版图面积、使存储芯片的译码电路面积减少，造成牺牲译码电路晶体管尺寸换取位线布线空间的局面；若减少位线布线空间，虽然可能增加译码电路面积，但不足以把所有位线连接到译码电路，造成存储器件性能降低。由此可见，现有技术中存在存储器阵列的位线布线通道不足的问题。
技术实现思路
本专利技术提供一种存储器阵列中位线引出电路和存储器，通过将位线划分为两类，并引至不同的方向、连接至对应的译码电路，使存储器阵列的位线排列疏松，只占据了较少的存储器版图面积，相应的增加了译码电路的面积，并且在有限的布线通道中能够使位线全部连接至译码电路，能够有效解决存储器阵列的位线布线通道不足的问题，实现了节省版图面积、增加译码电路面积、提高存储器性能的效果。第一方面，本专利技术提供了一种存储器阵列中位线引出电路，包括：将所述存储器阵列中的位线划分为第一类位线和第二类位线；所述第一类位线通过第一方向引出，并与第一译码电路连接；所述第二类位线通过第二方向引出，并与第二译码电路连接。进一步地，所述第一类位线为奇数位线，所述第二类位线为偶数位线。进一步地，所述第一类位线和所述第二类位线的长度一致。进一步地，所述第一方向和所述第二方向相反。进一步地，所述第一方向为左，所述第二方向为右；或者所述第一方向为上，所述第二方向为下。进一步地，所述存储器阵列中的位线与所述存储器阵列中的字线垂直。第二方面，本专利技术提供了一种存储器，所述存储器包括译码电路、全局位线和存储器阵列，其中，所述译码电路包括第一译码电路和第二译码电路，所述存储器阵列包括字线阵列和位线阵列；所述字线阵列中的字线与所述位线阵列中的位线垂直；所述位线阵列的位线引出电路为上述第一方面所述的电路；所述第一译码电路分别与所述存储器阵列中的位线阵列和所述全局位线连接；所述第二译码电路分别与所述存储器阵列中的位线阵列和所述全局位线连接。本专利技术提供的一种存储器阵列中位线引出电路和存储器，通过将存储器阵列的位线分为第一类位线和第二类位线，第一类位线通过第一方向引出并连接至第一译码电路，第二类位线通过第二方向引出并连接至第二译码电路，使存储器阵列的位线排列疏松，只占据了较少的存储器版图面积，相应的增加了译码电路的面积，并且在有限的布线通道中能够使位线全部连接至译码电路，能够有效解决存储器阵列的位线布线通道不足的问题，实现了节省版图面积、增加译码电路面积、提高存储器性能的效果。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例一提供的一种存储器阵列中位线引出电路的流程图；图2是本专利技术实施例一提供的一种存储器阵列中位线引出电路的示意图；图3是本专利技术实施例一提供的存储器阵列中奇数位线引出电路的示意图；图4是本专利技术实施例一提供的存储器阵列中偶数位线引出电路的示意图；图5是本专利技术实施例二提供的存储器的示意图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，以下将参照本专利技术实施例中的附图，通过实施方式清楚、完整地描述本专利技术的技术方案，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例一参考图1，为本专利技术实施例一提供的一种存储器阵列中位线引出电路的流程图，本实施例的技术方案适用于存储芯片布线通道不够或者节省版图面积的情况。存储器可以为任意包含位线和字线的存储芯片，如NOR快闪存储器、NAND快闪存储器等。为了更加详尽的描述本专利技术实施例一提供的一种存储器阵列中位线引出电路，在此，将结合附图2～4进行详尽的说明。本专利技术提供的一种存储器阵列中位线引出电路，包括：步骤110、将所述存储器阵列中的位线划分为第一类位线和第二类位线；步骤120、所述第一类位线通过第一方向引出，并与第一译码电路连接；步骤130、所述第二类位线通过第二方向引出，并与第二译码电路连接。进一步地，所述第一类位线为奇数位线，所述第二类位线为偶数位线。进一步地，所述第一类位线和所述第二类位线的长度一致。进一步地，所述第一方向和所述第二方向相反。进一步地，所述第一方向为左，所述第二方向为右；或者所述第一方向为上，所述第二方向为下。进一步地，所述存储器阵列中的位线与所述存储器阵列中的字线垂直。如上所述，在存储器阵列的版图设计中，存储器阵列包含若干个存储单元和译码电路，假设译码电路具有x条地址输入线A0～A(x-1)，译码电路具有y条译码输出线E0～E(y-1)，每一条译码输出线被称之为字线，一条字线对应于存储器阵列中存储的一个“字”，当给定一组输入地址时，该输入地址对应一条译码输出线，译码电路从E0～E(y-1)条译码输出线中选取与该输入地址对应的一条译码输出线，根据该选中的字线从存储器阵列存储中找到对应的“字”，译码电路将该“字”中的m位信息D(m-1)～D0输出，其中，读出D(m-1)～D0中每一位信息的每一条数据输出线均被称为“位线”，每个字中信息的位数称为“字长”，因此存储器阵列中还包括多条位线(Bitline，BL)、字线(Wordline，WL)。存储器<本文档来自技高网...

【技术保护点】
一种存储器阵列中位线引出电路，其特征在于，包括：将所述存储器阵列中的位线划分为第一类位线和第二类位线；所述第一类位线通过第一方向引出，并与第一译码电路连接；所述第二类位线通过第二方向引出，并与第二译码电路连接。

【技术特征摘要】
1.一种存储器阵列中位线引出电路，其特征在于，包括：
将所述存储器阵列中的位线划分为第一类位线和第二类位线；
所述第一类位线通过第一方向引出，并与第一译码电路连接；
所述第二类位线通过第二方向引出，并与第二译码电路连接。
2.根据权利要求1所述的电路，其特征在于，所述第一类位线为奇数位
线，所述第二类位线为偶数位线。
3.根据权利要求1所述的电路，其特征在于，所述第一类位线和所述第
二类位线的长度一致。
4.根据权利要求1所述的电路，其特征在于，所述第一方向和所述第二
方向相反。
5.根据权利要求4所述的电路，其特征在于，所述第一方向为左，所述
第二方向为右；或者所述第...

【专利技术属性】
技术研发人员：舒清明，胡洪，张建军，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11