【技术实现步骤摘要】
本专利技术涉及半导体制造领域，特别涉及一种掩模板及其组件、半导体结构及其形成方法和量测方法。
技术介绍
1、电荷耦合器件在军事、工业监控、安防监控等领域有广泛应用，随着工艺水平提高，ccd朝着更大象素和阵列尺寸发展，以满足日益增长的应用需求，虽然大阵列ccd芯片所用晶圆可以满足要求，但光刻机最大曝光区域却不能满足ccd需求，因此需要采用拼接曝光的方式进行光刻工艺制作。
2、相比于正常光刻工艺的层间对准技术，拼接方式既需要考虑层间对准，还必须考虑同层图形的对准问题。拼接处经常会发生变形、不连贯、线条变宽或变窄等图形缺陷问题，特别是如果光刻后续是刻蚀工艺，会进一步放大光刻拼接曝光产生的图形缺陷，严重影响工艺制作图形质量，最终会影响大阵列ccd性能指标。
3、但是现有需要拼接的掩模，只能监控拼接的平移误差，无法监控拼接的旋转误差，因此对准量测的精度较低。
技术实现思路
1、本专利技术解决的问题是如何提高掩模组件拼接的对准量测精度。
2、为解决上述问题，本专利技术提供一种掩模板，包括：多个第一对准图形，所述第一对准图形包括：第一多边形；至少1个外延触角，所述外延触角自所述第一多边形的一个顶点沿外方向延伸，其中外方向为背向所述第一多边形的中心的方向。
3、可选的，所述第一多边形为四边形。
4、可选的，所述第一多边形为方形。
5、可选的，所述第一多边形的每个顶点上具有1个所述外延触角。
6、本专利技术还提供一种
7、可选的，所述第二多边形为四边形。
8、可选的，所述第二多边形为方形。
9、可选的，所述第二多边形的每个顶点上具有1个所述内延触角。
10、相应的，本专利技术还提供一种掩模组件，包括：第一掩模板和第二掩模板，所述第一掩模板和所述第二掩模板分别为本专利技术的2种掩模板；所述第一掩模板的图形和所述第二掩模板的图形拼接以获得完整的掩模图形时，多个第一对准图形和多个第二对准图形一一对应；所对应的第一对准图形和第二对准图形中，所述第一多边形和所述第二多边形为相似形，且所述第二多边形的面积大于所述第一多边形的面积，所述至少1个外延触角和所述至少1个内延触角一一对应，所对应的外延触角和内延触角位于所对应的顶点之间。
11、可选的，所对应的第一对准图形和第二对准图形中，所述外延触角和所述内延触角中的至少一个的长度与顶点间距的比值在1/2至2/3的范围内，其中所述顶点间距为所述第一多边形和所述第二多边形相对应的顶点之间的距离。
12、可选的，所述顶点间距在5至10倍线宽的范围内。
13、可选的，所对应的第一对准图形和第二对准图形中，所述第一多边形和所述第二多边形对应边之间的距离在5至10倍线宽的范围内。
14、可选的，所对应的第一对准图形和第二对准图形以构成对准图形组；所述第一掩模和所述第二掩模沿第一方向相拼接；沿第二方向的量测分别设置有至少1个所述对准图形组，其中所述第二方向垂直所述第一方向。
15、可选的，所述第一掩模板还包括：第一功能图形，所述第一功能图形的中心和任一所述第一对准图形的中心之间的距离大于1000微米；所述第二掩模板还包括：第二功能图形，所述第二功能图形的中心和任一所述第二对准图形的中心之间的距离大于1000微米。
16、另外，本专利技术还提供一种半导体结构的形成方法，包括：提供基底和掩模组件，所述掩模组件为本专利技术的掩模组件；将所述掩模组件的图形转移至所述基底上，形成半导体结构；其中，将所述掩模组件的图形转移至所述基底上的步骤包括：将下层掩模板的图形转移至所述基底上，形成多个第一定位图形，所述第一定位图形为所述第一对准图形转移至所述基底上所形成，所述第一定位图形包括：第一定位多边形和至少1个定位外延触角，所述下层掩模板为所述第一掩模板和所述第二掩模板中的一个；下层掩模板的图形转移后，将上层掩模板的图形转移至所述基底上，形成多个第二定位图形，所述第二定位图形为所述第二对准图形转移至所述基底上所形成，所述第二定位图形包括：第二定位多边形和至少1个定位内延触角，所述上层掩模板为所述第一掩模板和所述第二掩模板中的另一个。
17、相应的，本专利技术还提供一种半导体结构，所述半导体结构由前述半导体结构的形成方法形成。
18、并且，本专利技术还提供一种半导体结构的量测方法，所述半导体结构为本专利技术的半导体结构；所述量测方法包括：根据所述多个第一定位图形和所述多个第二定位图形，量测拼接偏移量。
19、可选的，量测拼接偏移量的步骤包括：根据所述第一定位图形的第一定位多边形和所对应第二定位图形的第二定位多边形所对应边之间的距离，量测平移拼接偏移量.
20、可选的，量测拼接偏移量的步骤包括：根据所述第一定位图形的定位外延触角和所述对应第二定位图形的所对应的内延触角之间的夹角，量测旋转拼接偏移量。
21、与现有技术相比，本专利技术的技术方案具有以下优点：
22、本专利技术技术方案中，所述掩模组件中，所述第一对准图形和所述第二对准图形，分别包括外延触角和内延触角；将所述掩模组件的图形转移至所述基底上时，所对应的外延触角和内延触角能够有效提高图形拼接的精度和准度，还能够用以量测图形拼接的偏移量，有利于图形拼接质量的提高。
本文档来自技高网...【技术保护点】
1.一种掩模板，其特征在于，包括：多个第一对准图形，
2.如权利要求1所述的掩模板，其特征在于，所述第一多边形为四边形。
3.如权利要求2所述的掩模板，其特征在于，所述第一多边形为方形。
4.如权利要求1所述的掩模板，其特征在于，所述第一多边形的每个顶点上具有1个所述外延触角。
5.一种掩模板，其特征在于，包括：多个第二对准图形，
6.如权利要求5所述的掩模板，其特征在于，所述第二多边形为四边形。
7.如权利要求6所述的掩模板，其特征在于，所述第二多边形为方形。
8.如权利要求5所述的掩模板，其特征在于，所述第二多边形的每个顶点上具有1个所述内延触角。
9.一种掩模组件，其特征在于，包括：
10.如权利要求9所述的掩模组件，其特征在于，所对应的第一对准图形和第二对准图形中，所述外延触角和所述内延触角中的至少一个的长度与顶点间距的比值在1/2至2/3的范围内，其中所述顶点间距为所述第一多边形和所述第二多边形相对应的顶点之间的距离。
11.如权利要求10所述的掩模组
12.如权利要求9所述的掩模组件，其特征在于，所对应的第一对准图形和第二对准图形中，所述第一多边形和所述第二多边形对应边之间的距离在5至10倍线宽的范围内。
13.如权利要求9所述的掩模组件，其特征在于，所对应的第一对准图形和第二对准图形以构成对准图形组；
14.如权利要求9所述的掩模组件，其特征在于，所述第一掩模板还包括：第一功能图形，所述第一功能图形的中心和任一所述第一对准图形的中心之间的距离大于1000微米；
15.一种半导体结构的形成方法，其特征在于，包括：
16.一种半导体结构，其特征在于，所述半导体结构由权利要求15所述的半导体结构的形成方法形成。
17.一种半导体结构的量测方法，其特征在于，所述半导体结构如权利要求16所述；
18.如权利要求17所述的量测方法，其特征在于，量测拼接偏移量的步骤包括：
19.如权利要求17所述的量测方法，其特征在于，量测拼接偏移量的步骤包括：
...【技术特征摘要】
1.一种掩模板，其特征在于，包括：多个第一对准图形，
2.如权利要求1所述的掩模板，其特征在于，所述第一多边形为四边形。
3.如权利要求2所述的掩模板，其特征在于，所述第一多边形为方形。
4.如权利要求1所述的掩模板，其特征在于，所述第一多边形的每个顶点上具有1个所述外延触角。
5.一种掩模板，其特征在于，包括：多个第二对准图形，
6.如权利要求5所述的掩模板，其特征在于，所述第二多边形为四边形。
7.如权利要求6所述的掩模板，其特征在于，所述第二多边形为方形。
8.如权利要求5所述的掩模板，其特征在于，所述第二多边形的每个顶点上具有1个所述内延触角。
9.一种掩模组件，其特征在于，包括：
10.如权利要求9所述的掩模组件，其特征在于，所对应的第一对准图形和第二对准图形中，所述外延触角和所述内延触角中的至少一个的长度与顶点间距的比值在1/2至2/3的范围内，其中所述顶点间距为所述第一多边形和所述第二多边形相对应的顶点之间的距离。
11.如权...
【专利技术属性】
技术研发人员：段培业，朱宏亮，张党柱，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。