NAND闪存的镶嵌结构的制造方法技术

本发明专利技术公开了一种NAND闪存的镶嵌结构的制造方法。在衬底中的第一介电层及NAND串间的接触窗插塞上先依序形成终止层及第二介电层。在第二介电层上依序形成具有对应接触窗插塞的至少一第一开口的图案化终止层和第三介电层。在第三介电层上形成具有对应第一开口的至少一第二开口的图案化掩膜层，并以图案化掩膜层为掩膜，移除对应第二开口的第三介电层及对应第一开口的第二介电层，以形成沟槽及介层窗，并暴露出接触窗插塞。然后在沟槽及介层窗内形成与接触窗插塞接触的导体层。

【技术实现步骤摘要】
NAND闪存的镶嵌结构的制造方法
本专利技术是有关于一种易失性存储器的制造方法，且特别是有关于一种NAND闪存的镶嵌结构的制造方法。
技术介绍
随着积体电路技术的进步及元件尺寸的缩小，为了克服愈来愈小的线宽以及防止对准失误（mis-alignment），通常会采用自行对准工艺（self-alignmentprocess）的设计。以NAND闪存元件为例，为了确保电性连接，各位线需要覆盖介层窗，且介层窗必须覆盖并垂直地对准相对应的接触窗，因此通常需进行多道光刻工艺来形成上述结构，且需要高的解析度，从而容易增加对准失误的风险。因此，亟需一种可简化工艺步骤及避免对准失误问题的NAND闪存的互连(interconnection)的制造方法。
技术实现思路
本专利技术提供一种NAND闪存的镶嵌结构的制造方法，其可简化工艺步骤以及避免对准失误。本专利技术另提供一种NAND闪存的镶嵌结构的制造方法，其以简单步骤形成位线，而同时降低周边区中导线的电阻值。本专利技术提出一种NAND闪存的镶嵌结构的制造方法。提供具有存储单元阵列的衬底，存储单元阵列包括沿一方向配置的多个NAND串，且在此方向上，各NAND串包括多个字线及位于多个字线下方的多个浮置栅极，以及位在多个字线的两端的两个选择晶体管。在衬底上形成覆盖存储单元阵列的第一介电层。在邻近的NAND串之间形成接触衬底的至少一接触窗插塞。在第一介电层及接触窗插塞上依序形成终止层及第二介电层。在第二介电层上形成图案化终止层，其具有对应接触窗插塞的至少一第一开口并露出第二介电层。在图案化终止层上及第一开口中形成第三介电层。在第三介电层上形成图案化掩膜层，其具有对应第一开口的至少一第二开口，且此第二开口沿上述方向延伸并露出第三介电层。以图案化掩膜层为掩膜，移除自第二开口露出的第三介电层而形成沟槽，并继续移除自第一开口露出的第二介电层而形成介层窗并露出终止层。移除露出的终止层，使接触窗插塞暴露出来。在沟槽及介层窗内形成与接触窗插塞接触的导体层。本专利技术另提出一种NAND闪存的镶嵌结构的制造方法。提供具有存储单元阵列及周边区的衬底，且周边区包括至少一晶体管，以及存储单元阵列包括沿一方向配置的多个NAND串，而在此方向上，各NAND串包括多个字线及位于多个字线下方的多个浮置栅极，以及位在多个字线的两端的两个选择晶体管。在衬底上形成覆盖存储单元阵列及周边区的晶体管的第一介电层。在邻近的NAND串之间形成接触衬底的至少一第一接触窗插塞。在第一介电层及第一接触窗插塞上依序形成终止层及第二介电层。在第二介电层上形成图案化终止层，其具有对应第一接触窗插塞的至少一第一开口与位于周边区的至少一第二开口，并露出第二介电层。在图案化终止层上以及第一开口及第二开口中形成第三介电层。在第三介电层上形成图案化掩膜层，其具有对应第一开口且沿上述方向延伸的至少一第三开口，以及对应第二开口的至少一第四开口，并露出第三介电层。以图案化掩膜层为掩膜，移除自第三开口与第四开口露出的第三介电层而形成沟槽，并继续移除自第一开口及第二开口露出的第二介电层而形成介层窗并露出终止层。移除露出的终止层，使第一接触窗插塞及周边区的第一介电层暴露出来。在沟槽与介层窗内形成与第一接触窗插塞接触的导体层。基于上述，本专利技术所提出的NAND闪存的镶嵌结构的制造方法利用自行对准双镶嵌（selfaligneddauldamascene）工艺，以形成位线及与介层窗插塞，因而有效降低工艺步骤复杂度以及避免对准失误。另外，本专利技术所提出的NAND闪存的镶嵌结构的制造方法可在衬底上同时对存储单元阵列及周边区进行处理，因此有效地降低工艺复杂度，并且可降低周边区中导线的电阻值。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1到图7C为依照本专利技术的第一实施例的NAND闪存的镶嵌结构的制造流程图。图8A到图8G为依照本专利技术的第二实施例的NAND闪存的镶嵌结构的制造流程剖面图。图9A到图9F为依照本专利技术的第三实施例的NAND闪存的镶嵌结构的制造流程剖面图。图10A到图10D为依照本专利技术的第四实施例的NAND闪存的镶嵌结构的制造流程剖面图。其中，附图标记说明如下：100、200：衬底102、202：存储单元阵列104、204：NAND串106、206：字线107、207：浮置栅极108、208：选择晶体管109、209：栅间介电层110、210：栅极氧化层111、211：间隔壁112、212：第一介电层114、214、314、315：接触窗插塞116、216、316：终止层118、218、318：第二介电层122、222、322、422：图案化终止层123、125、223、225、231、233、227、323、325、331、333、327、423、425、433、427：开口124、224、324、424：第三介电层126、226、326、426：图案化掩膜层127：沟槽128、228a、228b、328a、328b、428：介层窗130、230、330、430：导体层203：周边区205：晶体管205a：栅极205b：栅介电层具体实施方式图1到图7C为依照本专利技术的第一实施例的NAND闪存的镶嵌结构的制造流程图。首先，请参照图1，提供其上具有存储单元阵列102的衬底100，衬底100例如是硅衬底。在B-B线方向上，存储单元阵列102配置有多个NAND串104，各个NAND串104包括多个字线106、位在字线106下方的浮置栅极107，以及位在多个字线106两端的两个选择晶体管108，其中字线106及浮置栅极107的材料例如是掺杂多晶硅。而字线106与浮置栅极107之间还包括具有栅间介电层109，其材料例如是氧化硅/氮化硅/氧化硅。此外，在衬底100与存储单元阵列102之间还包括形成有栅极氧化层110，其材料例如是氧化硅，而其形成方法包括进行热氧化法。另外，在图1中的各个NAND串104虽然只绘示2个字线106，但本专利技术并不限定于此。接着，请参照图2，在衬底100上形成第一介电层112，以覆盖存储单元阵列102。第一介电层112的材料例如是氧化硅，而其形成方法包括进行化学气相沈积工艺。之后，在B-B线方向上的邻近的两个NAND串104之间形成接触衬底100的接触窗插塞114。接触窗插塞114的材料例如是金属钨，而其形成方法例如在第一介电层112及栅极氧化层110中形成暴露出部分衬底100的接触窗开口（未绘示），然后于接触窗开口中填满金属材料，以形成接触窗插塞114，但本专利技术并不以此为限。此外，在形成第一介电层112之前还可选择于选择晶体管108的侧壁上形成间隔壁（spacer）111，其材料例如是氮化硅。在本实施例中，接触窗插塞114例如是位线接触窗插塞，且当形成位线接触窗插塞的同时，还可形成NAND串104的源极线插塞（未绘示）。另外，在图2中，虽然绘示衬底100上具有5个接触窗插塞114，但本专利技术并不限定于此。此外，虽然图2中绘示的第一介电层112高于间隔壁111而覆盖NAND串104，但本专利技术并不以此为限；换句话说，第一介电层112的顶面可与间隔壁111的顶面共平面，刚好填满NAND串104之间的空隙。之后，请参照本文档来自技高网...

【技术保护点】
一种NAND闪存的镶嵌结构的制造方法，包括：提供一衬底，具有一存储单元阵列，该存储单元阵列包括沿一方向配置的多个NAND串，其中在该方向上，各该NAND串包括多个字线及位于该多个字线下方的多个浮置栅极，以及位在该多个字线的两端的两个选择晶体管；于该衬底上形成一第一介电层，该第一介电层覆盖该存储单元阵列；于邻近的各该NAND串之间形成接触该衬底的至少一接触窗插塞；于该第一介电层及该接触窗插塞上形成一终止层；于该终止层上形成一第二介电层；于该第二介电层上形成一图案化终止层，该图案化终止层具有对应该接触窗插塞的至少一第一开口并露出该第二介电层；于该图案化终止层上及该第一开口中形成一第三介电层；于该第三介电层上形成一图案化掩膜层，具有对应该第一开口的至少一第二开口，该第二开口沿该方向延伸并露出该第三介电层；以该图案化掩膜层为掩膜，移除自该第二开口露出的该第三介电层而形成一沟槽，并继续移除自该第一开口露出的该第二介电层而形成一介层窗并露出该终止层；移除露出的该终止层，使该接触窗插塞暴露出来；以及在该沟槽及该介层窗内形成一导体层，该导体层与该接触窗插塞接触。

【技术特征摘要】
1.一种NAND闪存的镶嵌结构的制造方法，包括：提供一衬底，具有一存储单元阵列，该存储单元阵列包括沿一方向配置的多个NAND串，其中在该方向上，各该NAND串包括多个字线及位于该多个字线下方的多个浮置栅极，以及位在该多个字线的两端的两个选择晶体管；于该衬底上形成一第一介电层，该第一介电层覆盖该存储单元阵列；于邻近的各该NAND串之间形成接触该衬底的至少一接触窗插塞；于该第一介电层及该接触窗插塞上形成一终止层；于该终止层上形成一第二介电层；于该第二介电层上形成一图案化终止层，该图案化终止层具有对应该接触窗插塞的至少一第一开口并露出该第二介电层；于该图案化终止层上及该第一开口中形成一第三介电层；于该第三介电层上形成一图案化掩膜层，具有对应该第一开口的至少一第二开口，该第二开口沿该方向延伸，并且该第二开口露出该第三介电层；以该图案化掩膜层为掩膜，移除自该第二开口露出的该第三介电层而形成一沟槽，并继续移除自该第一开口露出的该第二介电层而形成一介层窗并露出该终止层；移除露出的该终止层，使该接触窗插塞暴露出来；以及在该沟槽及该介层窗内形成一导体层，该导体层与该接触窗插塞接触。2.如权利要求1所述的NAND闪存的镶嵌结构的制造方法，其中该第一介电层、该第二介电层及该第三介电层为氧化硅层。3.如权利要求1所述的NAND闪存的镶嵌结构的制造方法，其中该终止层及该图案化终止层的材料为氮化硅。4.如权利要求1所述的NAND闪存的镶嵌结构的制造方法，其中形成该导体层的步骤包括填满该介层窗而形成一介层窗插塞，并填满该沟槽而形成一位线。5.如权利要求1所述的NAND闪存的镶嵌结构的制造方法，其中形成该导体层的步骤前还包括移除该图案化掩膜层。6.如权利要求1所述的NAND闪存的镶嵌结构的制造方法，其中在形成该第一介电层之前，还包括至少在各该选择晶体管的侧壁上形成一间隔壁。7.如权利要求6所述的NAND闪存的镶嵌结构的制造方法，其中该间隔壁的材料为氮化硅。8.一种NAND闪存的镶嵌结构的制造方法，包括：提供一衬底，具有一存储单元阵列及一周边区，其中该周边区包括至少一晶体管，该存储单元阵列包括沿一方向配置的多个NAND串，而在该方向上，各该NAND串包括多个字线及位于该多个字线下方的多个浮置栅极，以及位在该多个字线的两端的两个选择晶体管；于该衬底上形成一第一介电层，该第一介电层覆盖该存储单元阵列及该周边区的该晶体管；于邻近的各该NAND串之间形成接触该衬底的至少一第一接触窗插塞；于该第一介电层及该第一接触窗插塞上形成一终止层；于该终止层上...

【专利技术属性】
技术研发人员：蒋汝平，廖修汉，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：中国台湾;71