存储装置制造方法及图纸

提供了一种存储装置。所述存储装置包括：单元区域，包括与基底的上表面垂直地延伸的通道区域和与通道区域相邻地堆叠在基底上的多个栅电极层；以及外围电路区域，包括设置在单元区域附近的第一有源区域、面积大于第一有源区域的面积的第二有源区域、连接到第一有源区域的多个第一接触件以及连接到第二有源区域的多个第二接触件。所述多个第一接触件之间的距离小于所述多个第二接触件之间的距离。

Storage device

A storage device is provided. The storage device includes a unit area, including channel region and substrate on the surface vertically extending and channel region adjacent stacked on the substrate of a gate electrode layer; and the peripheral circuit region includes a first active region, set in the unit area near the area is larger than the first active region area second the active area, connected to the first active region and a plurality of first contacts connected to a plurality of second second active region contact. The distance between the first contact pieces is less than the distance between the second contact pieces.

【技术实现步骤摘要】
本申请要求于2015年10月13日提交到美国专利商标局的第62/241,070号美国临时申请和于2015年11月2日提交到韩国知识产权局的第10-2015-0153275号韩国专利申请的优先权和权益，上述申请的公开通过引用被完全包含于此。
本公开涉及一种存储装置。
技术介绍
电子产品在被设计为处理高容量数据的同时，已经逐渐减小了体积。因此，在这种电子产品中使用的半导体存储装置的集成度已经提高。作为提高半导体存储装置的集成度的方法，已经提出了具有垂直晶体管结构而非具有平面晶体管结构的存储装置。
技术实现思路
本实施例的各方面提供一种具有垂直结构的存储装置，其中，通过防止层间绝缘层损坏，可以改善装置可靠性。根据某些实施例，存储装置可以包括：包括存储单元的单元区域，单元区域包括均从基底的上表面垂直地延伸的多个通道结构和与所述多个通道结构相邻地堆叠在基底上的多个栅电极层。所述存储装置还可以包括外围电路区域，外围电路区域包括存储单元的外围电路，外围电路区域形成在基底上并且包括第一有源区域、面积比第一有源区域的面积大的第二有源区域、连接到第一有源区域的多个第一接触件以及连接到第二有源区域的多个第二接触件。所述多个第一接触件中的相邻的第一接触件之间的距离可以小于所述多个第二接触件中的相邻的第二接触件之间的距离。根据某些实施例，存储装置可以包括：多个存储单元，堆叠在基底的上表面上以形成三维(3D)存储单元阵列；第一有源区域和第二有源区域，设置在存储单元阵列外部的基底上；多个第一垂直接触件，形成第一接触件的行并且连接到第一有源区域，其中，所述多个第一接触件被布置为彼此分开第一距离；以及多个第二垂直接触件，形成第二接触件的行并且连接到第二有源区域。所述多个第二接触件可以被布置为彼此分开第二距离，第二距离大于第一距离。根据某些实施例，存储装置可以包括：基底；通道区域，从基底的上表面垂直地延伸；多个栅电极层，与通道区域相邻并且垂直地彼此堆叠在基底上；多个外围电路装置，设置在包括多个栅电极层的存储单元区域的外部的基底上；以及层间绝缘层，位于所述多个栅电极层和所述多个外围电路装置上。所述多个外围电路装置可以包括小于预定参考大小的第一外围电路装置和大于预定参考大小的第二外围电路装置，连接到第一外围电路装置的多个第一接触件的相邻接触件之间的距离小于连接到第二外围电路装置的多个第二接触件的相邻接触件之间的距离。在这些实施例的某些之中，单元区域、存储单元，和/或通道区域可以是三维(3D)存储单元阵列的部分。例如，所述阵列可以包括柱形的有源区域和堆叠的栅极层。层间绝缘层可以覆盖3D存储单元阵列及外围装置。有源区域接触件可以按行或线布置，其中，不同的有源区域中的所述行或线在相邻的有源区域接触件之间具有不同的距离。附图说明通过下面结合附图进行的详细描述，本专利技术构思的以上和其它方面、特征及优点将更容易理解，在附图中：图1是根据本专利技术构思的某些示例性实施例的存储装置的示意性框图；图2是根据本专利技术构思的某些示例性实施例的存储装置的存储单元阵列的电路图；图3是根据本专利技术构思的某些示例性实施例的存储装置的平面图；图4是根据本专利技术构思的某些示例性实施例的沿着图3的线I-I’截取的存储装置的剖视图；图5是根据本专利技术构思的某些示例性实施例的在图3中示出的存储装置的区域A的透视图；图6A和图6B是根据本专利技术构思的某些示例性实施例的存储装置的平面图；图7是根据本专利技术构思的某些示例性实施例的沿着图6A的线II-II’截取的存储装置的剖视图；图8至图23是示出根据本专利技术构思的某些示例性实施例的制造在图3至图5中示出的存储装置的方法的图；以及图24和图25是根据本专利技术构思的某些示例性实施例的电子装置的框图。具体实施方式在下文中，如下将参照附图来描述本专利技术构思的实施例。在附图中，为了清晰起见，可以夸大层和区域的大小和相对大小。相同的标号始终表示相同的元件。尽管不同的附图示出各种示例性实施例，但是这些附图未必意图彼此互斥。相反，如将要从下面的具体实施方式的语境中看出的，当把附图和它们的描述作为整体来考虑时，在不同附图中示出和描述的某些特征可以与来自其它附图的其它特征结合以产生各种实施例。本专利技术构思可以以许多不同形式列举，而不应该被理解为限于这里阐述的具体实施例。在整个说明书中，将理解的是，当诸如层、区域或晶片(基底)的元件被称作“在”另一元件“上”、“连接到”或“结合到”另一元件时，该元件可以直接“在”另一元件“上”、直接“连接到”另一元件或直接“结合到”另一元件，或者在该元件与另一元件之间可以存在其它元件。相反，当元件被称作“直接在”另一元件“上”、“直接连接到”或“直接结合到”另一元件时，在该元件和另一元件之间不存在元件或层。用来描述元件之间的关系的其它词语应该以类似的方式解释(例如，“在……之间”与“直接在……之间”、“相邻”与“直接相邻”等)。然而，除非上下文另外指出，否则如在这里使用的术语“接触”表示直接接触(即，触摸)。如这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合。将清楚的是，尽管可以在这里使用术语第一、第二、第三等来描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不应受这些术语限制。除非上下文另外指出，否则这些术语仅用来将一个构件、组件、区域、层或部分与另一区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，下面在说明书或权利要求书的一个部分中讨论的第一构件、组件、区域、层或部分在说明书或权利要求书的其它部分中可以被命名为第二构件、组件、区域、层或部分。另外，在某些情况下，即使在说明书中没有使用“第一”、“第二”等来描述术语，所述术语在权利要求书中仍可以被称作“第一”或“第二”，从而将不同的要求保护的元件彼此区分开。为了便于描述，这里可以使用诸如“上方”、“上面”、“下方”和“下面”等的空间相对术语来描述附图中示出的一个元件与其它元件的关系。将理解的是，除了附图中描述的方位之外，空间相对术语意图包括装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为“在”其它元件“上方”或“在”其它元件“上面”的元件将被定位为“在”其它元件或特征“下方”或“在”其它元件或特征“下面”。因此，术语“上方”可以根据附图的特定方向包括上下两个方位。装置可以被另外定位(旋转90度或在其它方位)，并可以因此解释这里使用的空间相对描述符。这里使用的术语仅是出于描述某些实施例的目的，并不意图限制本专利技术构思。如这里使用的，除非上下文另外明确指出，否则单数形式的“一”、“一个(种/者)”和“该(所述)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或更多个其它特征、整体、步骤、操作、构件、元件和/或它们的组。在下文中，将参照示出本专利技术构思的实施例的示意图来描述本专利技术构思的实施例。在附图中，例如，由于制造技术和/或公差，可以预期示出的形状的变化。因此，本专利技术构思的实施例不应被理解为限于这里示出的区域的特定形状，本文档来自技高网...

【技术保护点】
一种存储装置，所述存储装置包括：单元区域，包括存储单元，所述单元区域包括多个通道结构和多个栅电极层，所述多个通道结构均从基底的上表面垂直地延伸，并且所述多个栅电极层堆叠在所述基底上以围绕所述多个通道结构的外表面；以及外围电路区域，包括所述存储单元的外围电路，所述外围电路区域包括第一有源区域，形成在所述基底中，第一栅电极，形成在第一有源区域上，第一源/漏区，形成在位于第一栅电极的一侧处的第一有源区域中，第二有源区域，形成在所述基底中并且具有比第一有源区域的面积大的面积，第二栅电极，形成在第二有源区域上，第二源/漏区，形成在位于第二栅电极的一侧处的第二有源区域中，器件隔离层，设置在第一有源区域与第二有源区域之间，多个第一接触件，连接到第一有源区域的第一源/漏区，以及多个第二接触件，连接到第二有源区域的第二源/漏区，其中，与第一源/漏区连接的所述多个第一接触件中的相邻的第一接触件之间的节距小于与第二源/漏区连接的所述多个第二接触件中的相邻的第二接触件之间的节距。

【技术特征摘要】
2015.11.02 KR 10-2015-0153275;2015.10.13 US 62/2411.一种存储装置，所述存储装置包括：单元区域，包括存储单元，所述单元区域包括多个通道结构和多个栅电极层，所述多个通道结构均从基底的上表面垂直地延伸，并且所述多个栅电极层堆叠在所述基底上以围绕所述多个通道结构的外表面；以及外围电路区域，包括所述存储单元的外围电路，所述外围电路区域包括第一有源区域，形成在所述基底中，第一栅电极，形成在第一有源区域上，第一源/漏区，形成在位于第一栅电极的一侧处的第一有源区域中，第二有源区域，形成在所述基底中并且具有比第一有源区域的面积大的面积，第二栅电极，形成在第二有源区域上，第二源/漏区，形成在位于第二栅电极的一侧处的第二有源区域中，器件隔离层，设置在第一有源区域与第二有源区域之间，多个第一接触件，连接到第一有源区域的第一源/漏区，以及多个第二接触件，连接到第二有源区域的第二源/漏区，其中，与第一源/漏区连接的所述多个第一接触件中的相邻的第一接触件之间的节距小于与第二源/漏区连接的所述多个第二接触件中的相邻的第二接触件之间的节距。2.根据权利要求1所述的存储装置，其中，所述多个第一接触件中的每个的宽度基本上等于所述多个第二接触件中的每个的宽度。3.根据权利要求1所述的存储装置，其中，所述多个第一接触件中的每个的宽度大于所述多个第二接触件中的每个的宽度。4.根据权利要求1所述的存储装置，其中，所述多个第二接触件中的每个的宽度与所述多个第二接触件中的相邻的第二接触件之间的节距的比在1:1.5至1:3的范围内。5.根据权利要求4所述的存储装置，其中，所述多个第一接触件中的每个的宽度与所述多个第一接触件中的相邻的第一接触件之间的节距的比在1:0.5至1:1.5的范围内。6.根据权利要求1所述的存储装置，其中，连接到所述第一有源区域的所述多个第一接触件中的相邻的第一接触件之间的节距基本上彼此相等；以及连接到所述第二有源区域的所述多个第二接触件中的相邻的第二接触件之间的节距基本上彼此相等。7.根据权利要求1所述的存储装置，其中，连接到所述第二有源区域的第二接触件的总数大于或等于连接到所述第一有源区域的第一接触件的总数。8.根据权利要求1所述的存储装置，其中，第一接触件形成至少三个接触件的行，第二接触件形成至少三个接触件的行。9.根据权利要求1所述的存储装置，其中，所述第一外围电路装置的面积小于所述第二外围电路装置的面积。10.根据权利要求1所述的存储装置，其中，所述第一接触件和所述第二接触件中的每者的垂直高度大于堆叠在基底上的组合的所述多个栅电极层的垂直高度。11.根据权利要求1所述的存储装置，其中，所述单元区域的所述存储单元由垂直晶体管形成，所述外围电路包括分别由所述第一有源区域和所述第二有源区域形成的平面晶体管。12.一种存储装置，所述存储装置包括：多个存储单元，堆叠在基底的上表面上以形成三维存储单元阵列；第一有源区域和第二有源区域，在所述三维存储单元阵列的外部设置在所述基底上；多个第一垂直接触件，形成第一接触件的行并且连接到所述第一有源区域，其中，所述多个第一接触件被布置为彼此分开第一节距；以及多个第二垂直接触件，形成第二接触件的行并且连接到所述第二有源区域，其中，所述多个第二接触件被布置为彼此分开第二节距，所述第二节距大于所述第一节距，其中，第一有源区域提供第一外围装置的源区和漏区，第二有源区域提供与第一外围装置不同的第二外围装置的源区和漏区，以及第一垂直接触件连接到由第一有源区域提供的源区和漏区之一，第二垂直接触件连接到由第二有源区域提供的源区和漏区之一。13.根据权利要求12所述的存储装置，其中，所述多个第一垂直接触件
\t和所述多个第二垂直接触件贯穿层间绝缘层，所述层间绝缘层也覆盖所述多个存储单元。14.根据权利要求12所述的存储装置...

【专利技术属性】
技术研发人员：尹贤淑，尹壮根，金善煐，郑在皓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR