用于嵌入式闪存的无氮化物间隔件或氧化物间隔件制造技术

在一些实施例中，半导体衬底包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域。该沟道区域包括邻近第一源极/漏极区域的第一部分和邻近第二源极/漏极区域的第二部分。选择栅极间隔在沟道区域的第一部分上方并且通过选择栅极电介质与沟道区域的第一部分分隔开。存储栅极间隔在沟道区域的第二部分上方并且通过电荷捕获介电结构与沟道区域的第二部分分隔开。电荷捕获介电结构在存储栅极旁边向上延伸以将选择栅极和存储栅极的相邻的侧壁彼此分隔开。氧化物间隔件或无氮化物间隔件布置在最靠近第二源极/漏极区域的电荷捕获介电结构的侧壁凹槽中。本发明专利技术的实施例还涉及用于嵌入式闪存的无氮化物间隔件或氧化物间隔件。

Non nitride spacer or oxide spacer for embedded flash memory

In some embodiments, the semiconductor substrate includes a first source / drain region separated from each other by a channel region, and a second source / drain region. The channel region includes a first portion adjacent to the first source / drain region and a second portion adjacent to the second source / drain region. The gate spacing is selected above the first portion of the channel region and separated by the first portion of the gate dielectric in the channel region. The storage gate is spaced above the second portion of the channel region and separated by the charge trapping dielectric structure with the second portion of the channel region. The charge trapping dielectric structure extends upwardly near the memory gate to separate the adjacent sidewalls of the selected gate and the storage gate. An oxide spacer or a non nitride spacer is disposed in the sidewalls of the charge trapping dielectric structure closest to the second source / drain region. Embodiments of the present invention also relate to non nitride spacers or oxide spacers for embedded flash memory.

【技术实现步骤摘要】
用于嵌入式闪存的无氮化物间隔件或氧化物间隔件
本专利技术的实施例涉及集成电路器件，更具体地，涉及用于嵌入式闪存的无氮化物间隔件或氧化物间隔件。
技术介绍
闪存是可以快速地电擦除和重新编程的电子非易失性计算机储存介质。它用于各种电子器件和设备中。常见类型的闪存单元包括堆叠栅极存储单元和分裂栅极存储单元。与堆叠栅极存储单元相比，分裂栅极存储单元具有更高的注入效率、对短沟道效应的更小的易感性以及更好的过擦除免疫。
技术实现思路
本专利技术的实施例提供了一种包括分裂闪存单元的集成电路，包括：半导体衬底，包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域，其中，所述沟道区域包括邻近所述第一源极/漏极区域的第一部分和邻近所述第二源极/漏极区域的第二部分；选择栅极，间隔在所述沟道区域的所述第一部分上方并且通过选择栅极电介质与所述沟道区域的所述第一部分分隔开；存储栅极，间隔在所述沟道区域的所述第二部分上方并且通过电荷捕获介电结构与所述沟道区域的所述第二部分分隔开；以及氧化物间隔件或无氮化物间隔件，布置在最靠近所述第二源极/漏极区域并且直接位于所述沟道区域的所述第二部分上方的所述电荷捕获介电结构的侧壁凹槽中。本专利技术的另一实施例提供了一种包括一对分裂栅极闪存单元的集成电路，包括：半导体衬底，包括共同的源极/漏极区域以及通过第一沟道区域和第二沟道区域分别与所述共同的源极/漏极区域分隔开的第一单独的源极/漏极区域和第二单独的源极/漏极区域；第一选择栅极和第二选择栅极，分别间隔在所述第一沟道区域和所述第二沟道区域上方，并且通过第一选择栅极电介质和第二选择栅极电介质分别与所述第一沟道区域和所述第二沟道区域分隔开；第一存储栅极和第二存储栅极，分别间隔在所述第一沟道区域和所述第二沟道区域上方，并且通过电荷捕获介电结构与所述半导体衬底分隔开，其中，所述电荷捕获介电结构沿着所述第一选择栅极和所述第二选择栅极的外部侧壁向上延伸以分隔开所述选择栅极的所述外部侧壁和所述存储栅极的内部侧壁；以及氧化物间隔件或无氮化物间隔件，布置在最靠近所述第一单独的源极/漏极区域或所述第二单独的源极/漏极区域的所述电荷捕获介电结构的侧壁凹槽中。本专利技术的又一实施例提供了一种形成分裂栅极存储器件的方法，所述方法包括：在半导体衬底上方形成一对选择栅极；在所述半导体衬底上方并且沿着所述选择栅极的外部侧壁形成电荷捕获层；在所述电荷捕获层上方形成存储栅极，所述存储栅极邻近所述一对选择栅极的所述外部侧壁并且通过所述电荷捕获层与所述一对选择栅极的所述外部侧壁分隔开；沿着所述存储栅极的外部侧壁形成存储栅极间隔件；去除未由所述存储栅极和所述存储栅极间隔件覆盖的部分所述电荷捕获层并且在所述存储栅极间隔件的外部侧壁下方的所述电荷捕获层中留下侧壁凹槽；以及形成氧化物间隔件或无氮化物间隔件，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极间隔件的所述外部侧壁延伸并且延伸至所述电荷捕获层中的所述侧壁凹槽内。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1示出了根据本专利技术的一些实施例的一对分裂栅极闪存单元的截面图。图2示出了形成分裂栅极存储单元的方法的一些实施例的流程图。图3至图19示出了处于形成分裂栅极闪存单元的方法的各个制造阶段的截面图的一些实施例。具体实施方式以下公开内部容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外部的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外部，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外部，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。现代集成电路(IC)通常包括设置在单个衬底或管芯上的逻辑器件和嵌入式存储器。在这样的IC中包括的一个类型的嵌入式存储器是分裂栅极闪存。分裂栅极存储单元包括源极区域和漏极区域，该源极区域和漏极区域设置在半导体衬底内并且通过沟道区域彼此分隔开。选择栅极(SG)设置在最靠近漏极的沟道区域的第一部分上方，并且通过SG电介质与沟道区域分隔开。存储栅极(MG)设置为邻近SG的侧壁并且设置在最靠近源极的沟道区域的第二部分上方，并且通过电荷捕获介电层与沟道区域分隔开。氮化物间隔件，可以在管芯上的逻辑器件的形成期间形成为边，可以设置为沿着电荷捕获介电层的侧壁并且设置在最靠近源极的沟道区域上方。在操作期间，可以活化SG以使电流流经沟道区域(例如，引起带负电荷的电子流在源极区域和漏极区域之间流动)。当活化SG时，可以将大的正电压施加至MG，从而吸引电子从沟道区域朝向MG。这些电子的一些停留在电荷捕获层中，从而改变了存储单元的阈值电压(Vt)。产生的Vt对应于储存在单元中的数据状态。例如，如果超过预定量的电荷停留在电荷捕获层上(例如，Vt的大小大于一些预定的Vt)，则该单元称为储存第一数据状态(例如，逻辑“0”)；然而，如果小于预定量的电荷停留在电荷捕获层上(例如，Vt的大小小于预定的Vt)，则该单元称为储存第二数据状态(例如，逻辑“1”)。通过向单元施加合适的偏置条件，电子可以放置在电荷捕获层上(或从电荷捕获层剥离)以为单元设定相应的数据状态。这样，数据可以被写入存储单元或从存储单元读取。不幸地，设置在电荷捕获电介质旁边并且设置在沟道区域上方的氮化物间隔件可以引起电荷异常储存和异常删除。当单元经受更多读取和写入操作时，这些异常趋向于更为明显。例如，由于沟道区域上方的氮化物间隔件的存在，氮化物间隔件可以趋向于不期望地捕获电荷和从预期值偏移单元的Vt，特别是当单元老化并且在其上实施了更多的读取和写入操作时。本专利技术涉及无氮化物间隔件或氧化物间隔件的分裂栅极闪存单元，相对不受电荷捕获影响的一个被插入在最靠近源极的电荷捕获层的侧壁凹槽中。因此，这个插入的间隔件可以直接在沟道区域的外部边缘上方沿着电荷捕获层的侧壁凹槽延伸，并且可以沿着MG侧壁(或沿着MG间隔件侧壁)向上延伸，从而限制了不期望的电荷捕获。在一些实施例中，如果仍存在用于分裂栅极闪存的氮化物间隔件，则插入的间隔件有效地“推动”氮化物侧壁间隔件向外，使得氮化物间隔件不再残留在沟道区域上方。这样，无氮化物间隔件或氧化物间隔件限制了不期望地捕获的电荷并且提供了在长时间内具有良好性能的闪存单元。图1示出了设置在半导体衬底108上的包括一对分裂栅极存储单元的集成电路100的一些实施例的截面图。一对分裂栅极存储本文档来自技高网...

【技术保护点】
一种包括分裂闪存单元的集成电路，包括：半导体衬底，包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域，其中，所述沟道区域包括邻近所述第一源极/漏极区域的第一部分和邻近所述第二源极/漏极区域的第二部分；选择栅极，间隔在所述沟道区域的所述第一部分上方并且通过选择栅极电介质与所述沟道区域的所述第一部分分隔开；存储栅极，间隔在所述沟道区域的所述第二部分上方并且通过电荷捕获介电结构与所述沟道区域的所述第二部分分隔开；以及氧化物间隔件或无氮化物间隔件，布置在最靠近所述第二源极/漏极区域并且直接位于所述沟道区域的所述第二部分上方的所述电荷捕获介电结构的侧壁凹槽中。

【技术特征摘要】
2015.11.05 US 14/933,0461.一种包括分裂闪存单元的集成电路，包括：半导体衬底，包括通过沟道区域彼此分隔开的第一源极/漏极区域和第二源极/漏极区域，其中，所述沟道区域包括邻近所述第一源极/漏极区域的第一部分和邻近所述第二源极/漏极区域的第二部分；选择栅极，间隔在所述沟道区域的所述第一部分上方并且通过选择栅极电介质与所述沟道区域的所述第一部分分隔开；存储栅极，间隔在所述沟道区域的所述第二部分上方并且通过电荷捕获介电结构与所述沟道区域的所述第二部分分隔开；以及氧化物间隔件或无氮化物间隔件，布置在最靠近所述第二源极/漏极区域并且直接位于所述沟道区域的所述第二部分上方的所述电荷捕获介电结构的侧壁凹槽中。2.根据权利要求1所述的集成电路，其中，所述电荷捕获介电结构在所述存储栅极旁边向上延伸以将所述选择栅极和所述存储栅极的相邻的侧壁彼此分隔开，并且在终止于所述侧壁凹槽处之前，越过所述存储栅极的侧壁横向延伸以建立壁架。3.根据权利要求2所述的集成电路，还包括：存储栅极侧壁间隔件，设置在所述壁架上并且在所述存储栅极的所述侧壁旁边向上延伸。4.根据权利要求3所述的集成电路，其中，所述氧化物间隔件或所述无氮化物间隔件沿着所述存储栅极侧壁间隔件的外部侧壁向上延伸，并且具有锥形的上表面，所述上表面在所述存储栅极侧壁间隔件处具有第一高度和靠近所述第二源极/漏极区域具有减小的第二高度。5.根据权利要求4所述的集成电路，其中，布置所述氧化物间隔件或所述无氮化物间隔件的所述侧壁凹槽在所述存储栅极侧壁间隔件下方延伸。6.根据权利要求3所述的集成电路，其中，所述存储栅极侧壁间隔件包括布置在所述壁架上的内部第一侧壁间隔件和布置在所述壁架上并且接触所述内部第一侧壁间隔件的外部第二侧壁间隔件。7.根据权利要求1所述的集成电路，其中，所述电荷捕获介电结构包括夹在第一介电层和第二介电层之间的氮化物层...

【专利技术属性】
技术研发人员：吴伟成，连瑞宗，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71