半导体器件制造技术

本发明专利技术的实施例提供了一种半导体器件，包括第一晶体管和第二晶体管。第一晶体管包括具有第一浓度的第一块状区域中的第一源极区域以及具有第一栅极。第二晶体管包括具有比第一浓度高的第二浓度的第二块状区域中的第二源极区域。第二源极区域与第一源极区域和第一栅极连接。

semiconductor device

Embodiments of the present invention provide a semiconductor device comprising a first transistor and a second transistor. The first transistor includes a first source region in a first block region having a first concentration, and a first gate. The second transistor includes a second source region having a second concentration higher than the first concentration in a second block region. The second source region is connected to the first source region and the first gate.

【技术实现步骤摘要】
半导体器件
本专利技术涉及半导体领域，更具体地涉及半导体器件。
技术介绍
现在，由于微电子技术的飞速发展，电源系统的设计更加复杂。有两种主要类型的稳压电源可用，开关模式电源和线性电源。由于开关模式电源比线性电源供电效率高，所以开关电源已成为流行趋势，并且已广泛应用于电子器件中，诸如个人计算机。
技术实现思路
本专利技术的实施例提供了一种半导体器件，包括：第一晶体管，包括：第一源极区域，位于具有第一浓度的第一块状区域中；和第一栅极；以及第二晶体管，包括：第二源极区域，位于具有比所述第一浓度高的第二浓度的第二块状区域中，所述第二源极区域与所述第一源极区域和所述第一栅极连接。本专利技术的实施例还提供了一种半导体器件，包括：第一晶体管，包括：第一源极区域，位于第一块状区域中；第一绝缘层，具有第一厚度；和第一栅极，位于所述第一绝缘层上；以及第二晶体管，包括：第二源极区域，位于第二块状区域中，所述第二源极区域与所述第一源极区域和所述第一栅极连接；第二绝缘层，具有第二厚度，所述第二厚度大于所述第一厚度；和第二栅极，位于所述第二绝缘层上。本专利技术的实施例还提供了一种形成半导体器件的方法，所述方法包括：提供包括第一器件区域和第二器件区域的衬底，所述第一器件区域和所述第二器件区域分别与第一晶体管和第二晶体管相关联；在所述衬底中形成阱；在所述第一器件区域中形成第一图案化的绝缘层，所述第一图案化的绝缘层具有第一厚度；在所述第二器件区域中形成第二图案化的绝缘层，所述第二图案化的绝缘层具有比所述第一厚度大的第二厚度；在所述第一图案化的绝缘层上形成第一栅极；在所述阱中，第一块状区域和第二块状区域分别形成在所述第一器件区域和所述第二器件区域中；分别在所述第一块状区域和所述第二块状区域中形成第一源极区域和第二源极区域；以及将所述第一源极区域、所述第一栅极和所述第二源极区域连接在一起。附图说明当结合附图进行阅读时，根据下面详细的描述可以最好地理解本专利技术的各个方面。应该指出的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是根据一些实施例的电路的示图。图2是根据一些实施例的半导体器件的截面图。图3A至图3J是根据一些实施例的示出制造半导体器件的方法的示图。图4A是根据一些实施例的示出形成半导体器件的方法的流程图。图4B是根据一些实施例的示出形成半导体器件的另一种方法的流程图。图5是示出具有和不具有图1所示的旁路单元的电路的仿真结果的示意图。具体实施方式为了实施本专利技术的不同部件，以下公开提供了许多不同的实施例或实例。在下面描述元件和布置的特定实例以简化本专利技术。当然这些仅是实例并不旨在限定。例如，在下面的描述中第一部件在第二部件上方或在第二部件上的形成可以包括其中第一部件和第二部件以直接接触形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成附加的部件，使得第一和第二部件可以不直接接触的实施例。另外，本专利技术可以在各个实例中重复附图标号和/或字母。这种重复是为了简明和清楚，但是其本身没有指明所讨论的各个实施例和/或配置之间的关系。图1是根据一些实施例的电路10的示图。参考图1，在电源VDD和参考GND(例如，接地电平)之间限定的电源域中操作电路10。电路10包括电源电路11和旁路单元19。如下文详细地描述，电源电路11被配置为将电源VDD转换为输出端处的电压Vout，并且旁路单元19被配置为将电流导向输出端处。电源电路11包括第一晶体管M1、第二体管M2、电感器12、电容器14和栅极驱动器16。栅极驱动器16用于输出脉冲信号至第一晶体管M1和第二体管M2中的每一个的栅极，从而改变它们的导通状态。电压Vout的电压电平取决于脉冲信号的占空比。第一晶体管M1的栅极耦合至栅极驱动器16。第一晶体管M1的源极接收供电电压VDD。第一晶体管M1的漏极耦合至电感器12的一端。在本实施例中的第一晶体管M1包括p-型金属氧化物半导体(PMOS)晶体管。第二晶体管M2的栅极耦合至栅极驱动器16。第二晶体管M2的漏极耦合至第一晶体管M1的漏极，并且还耦合至电感器12的一端。第二晶体管M2的源极耦合至参考GND。此外，第二晶体管M2包括本征体二极管18，其是p-型阱区域和n-区域之间的PN结二极管。体二极管18具有耦合至第二晶体管M2的源极的阳极和耦合至第二晶体管M2的漏极的阴极。在本实施例中，第二晶体管M2包括n-型MOS(NMOS)晶体管。在一些实施例中，第二晶体管M2包括横向扩散MOS晶体管(LDMOS)。耦合在第二晶体管M2的漏极和参考GND之间的旁路单元19被配置为旁路从参考GND至电感器12和电容器14的电流。旁路单元19包括第三晶体管Mb。第三晶体管Mb的漏极D耦合至第二晶体管M2的漏极。第三晶体管Mb的栅极G耦合至参考GND。第三晶体管Mb的源极S耦合至参考GND并且还耦合至栅极G。结果，第三晶体管Mb是二极管连接的晶体管。由于第三晶体管Mb栅极-源极电压(VGS)基本等于零并且因此小于其阈值电压，所以第三晶体管Mb保持为截止(没有导通)状态。更具体的，在亚阈值区域中操作第三晶体管Mb。在本实施例中，第三晶体管Mb包括NMOS晶体管。在一些实施例中，第三晶体管M3包括横向扩散MOS晶体管(LDMOS)。为防止电源VDD和参考GND之间的短路，引入称为“死区时间”的时间段，从而使得第一晶体管M1和第二晶体管M2都保持为截止状态。然而，在死区时间内，可能会发生体二极管反向恢复问题，这可能不利地影响电压Vout。在操作中，响应于来自栅极驱动器16的脉冲信号，第一晶体管M1导通而第二晶体管M2截止。来自电源VDD的电流沿着第一路径PA1经由第一晶体管M1的源极至漏极流向输出端，对电感器12和电容器14进行充电。随后，栅极驱动器16反转第一晶体管M1和第二晶体管M2的导通状态。在完全反转第一晶体管M1和第二晶体管M2的导通状态之前，在死区时间中第一晶体管M1和第二晶体管M2截止。来自参考GND的电流沿着第二路径PA2对电感器12和电容器14进行充电。在一些现有的没有旁路机制的方法中，充电电流会流经体二极管18，并且发生不希望的体二极管反向恢复。为了减缓体二极管反向恢复，旁路单元19与体二极管18并联连接，以旁路来自参考GND的电流。旁路单元19具有比体二极管18的阈值电压小的阈值电压。例如，旁路单元19的阈值电压近似为0.3伏(V)，并且体二极管18的阈值电压近似为0.7V。因此，旁路单元19在体二极管18导通之前先导通。利用旁路单元19，在死区时间内，来自参考GND的电流的很大部分经由电感器12和电容器14流向输出端，因此减少了流经体二极管18的电流。以这种方式，体二极管反向恢复问题得到减缓。有效地，来自参考GND的基本上所有的电流都流经旁路单元19并且旁路体二极管18，从而消除体二极管反向恢复问题。用晶体管实施旁路单元19，并且因此有相对低的面积成本。在一些现有的方法中，芯片外旁路器件或肖特基二极管用于解决体二极管反向恢复的问题。这样的方法将遭受相对高的面积成本。取决于旁路单元19的半导体结构，旁路单元19具有击穿电压，诸如12V、16V或20V，这将参考图2进行详细地描述。此外，本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一晶体管，包括：第一源极区域，位于具有第一浓度的第一块状区域中；和第一栅极；以及第二晶体管，包括：第二源极区域，位于具有比所述第一浓度高的第二浓度的第二块状区域中，所述第二源极区域与所述第一源极区域和所述第一栅极连接。

【技术特征摘要】
2015.11.02 US 14/930,1101.一种半导体器件，包括：第一晶体管，包括：第一源极区域，位于具有第一浓度的第一块状区域中；和第一栅极；以及第二晶体管，包括：第二源极区域，位于具有比所述第一浓度高的第二浓度的第二块状区域中，所述第二源极区域与所述第一源极区域和所述第一栅极连接。2.根据权利要求1所述的半导体器件，其中，所述第一晶体管包括具有第一厚度的第一绝缘层，并且所述第二晶体管包括具有第二厚度的第二绝缘层，所述第二厚度大于所述第一厚度。3.根据权利要求1所述的半导体器件，其中，所述第一晶体管包括具有第一厚度的第一绝缘层，并且所述第二晶体管包括具有第二厚度的第二绝缘层，所述第二厚度等于所述第一厚度。4.根据权利要求1所述的半导体器件，还包括：第一浅沟槽隔离件(STI)和第二浅沟槽隔离件以及所述第一浅沟槽隔离件和所述第二浅沟槽隔离件之间的掺杂区域。5.根据权利要求4所述的半导体器件，其中，所述掺杂区域用作所述第一晶体管和所述第二晶体管的漏极。6.根据权利要求1所述的半导体器件，其中，所述第一浓度的范围从5×1015cm-3到1×1016cm-3，并且所述第二浓度的范围从1.5×1016cm-3到2×1017cm-3。7.根据权利要求1所述的半导体器件，其中，所述第一块状区域与所述第一栅极的一部分重叠，并且所述第二块状...

【专利技术属性】
技术研发人员：李佳叡，吴国铭，林怡君，亚历山大·卡尔尼茨基，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71