半导体器件制造技术

提供一种半导体器件，其中降低在选择期间中输出到栅极信号线的信号的延迟或失真。半导体器件包括栅极信号线、向栅极信号线输出选择信号和非选择信号的第一和第二栅极驱动电路以及电连接到栅极信号线并且被提供这两种信号的像素。在选择栅极信号线的期间中，第一和第二栅极驱动电路均向栅极信号线输出选择信号。在没有选择栅极信号线的期间中，第一和第二栅极驱动电路其中之一向栅极信号线输出非选择信号，而另一个栅极驱动电路既不向栅极信号线输出选择信号也不向栅极信号线输出非选择信号。

【技术实现步骤摘要】
半导体器件
本分案申请的母案申请日为2011年09月09日、申请号为201110278110.0、专利技术名称为“半导体器件”。本专利技术的
涉及包括栅极驱动电路的半导体器件。
技术介绍
有源矩阵显示装置包括：像素部分，包含提供有用作开关的元件(例如晶体管)的多个像素；以及驱动电路，包含源极驱动电路和栅极驱动电路。当用作开关的元件导通时，源极驱动电路将视频信号输出到提供有该元件的像素。栅极驱动电路控制用作开关的元件的开/关。栅极驱动电路设置在靠近像素部分。在栅极驱动电路设置成靠近像素部分的一侧的情况下，像素部分的区域可能偏向显示装置的一侧。因此，已经提出一种显示装置，它具有将栅极驱动电路在像素部分中分成右和左的结构。图58示出参考文献1中公开的显示装置的结构。在图58所示的显示装置中，第一栅极驱动电路5108和第二栅极驱动电路5110对称地设置在显示区域的右和左周边区域中。第一栅极驱动电路5108设置在显示区域的左周边区域中。第一栅极驱动电路5108包括多个移位寄存器(SRC1和SRC3至SRCn+1)，其输出端子连接到奇数编号栅极线(GL1和GL3至GLn+1)。第二栅极驱动电路5110设置在显示区域的右周边区域中。第二栅极驱动电路5110包括多个移位寄存器(SRC2、SRC4、…和SRCn)，其输出端子连接到偶数编号栅极线(GL2、GL4…和GLn)。第一栅极驱动电路5108控制源极驱动电路5112与设置在像素部分5102的奇数编号行中的像素之间的电连接。第二栅极驱动电路5110控制源极驱动电路5112与设置在像素部分5102的偶数编号行中的像素之间的电连接。[专利文献]参考文献1：日本公开专利申请No.2003-076346
技术实现思路
如同参照图58所述的显示装置中那样，在具有将栅极驱动电路在像素部分中分成右和左的结构的显示装置中，信号在选择栅极线的期间(这种期间又称作选择期间)中从第一栅极驱动电路和第二栅极驱动电路其中之一输出到栅极线(又称作栅极信号线)。另外，在没有选择栅极线的期间(这种期间又称作非选择期间)中，没有信号从第一栅极驱动电路和第二栅极驱动电路输出到栅极线。本专利技术的一个实施例的一个目的是提供一种半导体器件，其中降低在选择期间中输出到栅极信号线的信号的延迟或失真。本专利技术的一个实施例的一个目的是提供一种半导体器件，其中抑制第一栅极驱动电路和第二栅极驱动电路中包含的晶体管的退化。本专利技术的一个实施例的一个目的是提供一种半导体器件，其中栅极信号线的电位的上升时间或下降时间较短。本专利技术的一个实施例是一种半导体器件，它包括栅极信号线、向栅极信号线输出选择信号和非选择信号的第一栅极驱动电路和第二栅极驱动电路，以及电连接到栅极信号线并且被提供选择信号和非选择信号的多个像素。在选择栅极信号线的期间中，第一栅极驱动电路和第二栅极驱动电路均向栅极信号线输出选择信号。在没有选择栅极信号线的期间中，第一栅极驱动电路和第二栅极驱动电路其中之一向栅极信号线输出非选择信号，而第一栅极驱动电路和第二栅极驱动电路中的另一个既不向栅极信号线输出选择信号也不向栅极信号线输出非选择信号。第一栅极驱动电路和第二栅极驱动电路可提供有包括设置在其间的多个像素的像素部分。半导体器件可包括用于将视频信号写到与对其输出选择信号的栅极信号线对应的像素的源极驱动电路。在本专利技术的一个实施例中，有可能提供一种半导体器件，其中降低在选择期间中输出到栅极信号线的信号的延迟或失真。在本专利技术的一个实施例，有可能提供一种半导体器件，其中抑制第一栅极驱动电路和第二栅极驱动电路中包含的晶体管的退化。在本专利技术的一个实施例中，有可能提供一种半导体器件，其中栅极信号线的电位的上升时间或下降时间较短。根据本专利技术的一方面，提供一种半导体器件，包括：栅极信号线；第一栅极驱动电路，其包括第一到第六晶体管；以及第二栅极驱动电路，其包括第七到第十二晶体管，其中所述栅极信号线电连接到所述第一晶体管的第一端子和所述第二晶体管的第一端子，所述第一晶体管的栅极电连接到所述第三晶体管的第一端子和所述第四晶体管的第一端子，所述第二晶体管的栅极电连接到所述第五晶体管的第一端子和所述第六晶体管的第一端子，所述第六晶体管的第二端子电连接到所述第一晶体管的栅极，所述栅极信号线电连接到所述第七晶体管的第一端子和所述第八晶体管的第一端子，所述第七晶体管的栅极电连接到所述第九晶体管的第一端子和所述第十晶体管的第一端子，所述第八晶体管的栅极电连接到所述第十一晶体管的第一端子和所述第十二晶体管的第一端子，以及所述第十二晶体管的第二端子电连接到所述第七晶体管的栅极。根据本专利技术的另一方面，提供一种半导体器件，包括：栅极信号线；以及第一到第十二晶体管，其中所述栅极信号线电连接到所述第一晶体管的第一端子和所述第二晶体管的第一端子，所述第一晶体管的栅极电连接到所述第三晶体管的第一端子和所述第四晶体管的第一端子，所述第二晶体管的栅极电连接到所述第五晶体管的第一端子和所述第六晶体管的第一端子，所述第六晶体管的第二端子电连接到所述第一晶体管的栅极，所述栅极信号线电连接到所述第七晶体管的第一端子和所述第八晶体管的第一端子，所述第七晶体管的栅极电连接到所述第九晶体管的第一端子和所述第十晶体管的第一端子，所述第八晶体管的栅极电连接到所述第十一晶体管的第一端子和所述第十二晶体管的第一端子，以及所述第十二晶体管的第二端子电连接到所述第七晶体管的栅极。附图说明附图包括：图1A示出半导体器件的结构示例，以及图1B是示出半导体器件的操作示例的时序图；图2A至图2C各示出半导体器件的操作示例；图3A至图3C各示出半导体器件的操作示例；图4A示出栅极驱动电路的结构示例，以及图4B示出栅极驱动电路的操作示例；图5A至图5I是与栅极驱动电路的操作示例对应的示意图；图6A至图6L是各示出栅极驱动电路的操作示例的时序图；图7A至图7L是各示出栅极驱动电路的操作示例的时序图；图8A至图8F是各示出栅极驱动电路的操作示例的时序图；图9A示出栅极驱动电路的结构示例，以及图9B示出栅极驱动电路的操作示例。图10A和图10B各示出栅极驱动电路的结构示例，以及图10C示出栅极驱动电路的操作示例；图11A至图11C各示出栅极驱动电路的结构示例；图12A至图12H各示出栅极驱动电路的操作示例；图13A至图13E各示出栅极驱动电路的操作示例；图14A示出栅极驱动电路的结构示例，以及图14B示出栅极驱动电路的操作示例。图15A至图15E各示出栅极驱动电路的操作示例；图16A和图16B各示出半导体器件的电路图的示例；图17是示出半导体器件的操作示例的时序图；图18A和图18B各示出半导体器件的操作示例；图19A和图19B各示出半导体器件的操作示例；图20A和图20B各示出半导体器件的操作示例；图21A和图21B各示出半导体器件的操作示例；图22是示出半导体器件的操作示例的时序图；图23是示出半导体器件的操作示例的时序图；图24A和图24B各示出半导体器件的电路图的示例；图25A和图25B各示出半导体器件的电路图的示例；图26示出半导体器件的电路图的示例；图27是示出半导体器件的操作示例的时序图；图28A和图28B各示出半导体器件的操作示例；图29A和图29本文档来自技高网...

【技术保护点】
一种半导体器件，包括：栅极信号线；第一栅极驱动电路，其包括第一到第六晶体管；以及第二栅极驱动电路，其包括第七到第十二晶体管，其中所述栅极信号线电连接到所述第一晶体管的第一端子和所述第二晶体管的第一端子，所述第一晶体管的栅极电连接到所述第三晶体管的第一端子和所述第四晶体管的第一端子，所述第二晶体管的栅极电连接到所述第五晶体管的第一端子和所述第六晶体管的第一端子，所述第六晶体管的第二端子电连接到所述第一晶体管的栅极，所述栅极信号线电连接到所述第七晶体管的第一端子和所述第八晶体管的第一端子，所述第七晶体管的栅极电连接到所述第九晶体管的第一端子和所述第十晶体管的第一端子，所述第八晶体管的栅极电连接到所述第十一晶体管的第一端子和所述第十二晶体管的第一端子，以及所述第十二晶体管的第二端子电连接到所述第七晶体管的栅极。

【技术特征摘要】
2010.09.09 JP 2010-2016211.一种半导体器件，包括：栅极信号线；第一栅极驱动电路，其包括第一到第六晶体管；以及第二栅极驱动电路，其包括第七到第十二晶体管，其中所述栅极信号线电连接到所述第一晶体管的第一端子和所述第二晶体管的第一端子，所述第一晶体管的栅极电连接到所述第三晶体管的第一端子和所述第四晶体管的第一端子，所述第二晶体管的栅极直接连接到所述第五晶体管的第一端子和所述第六晶体管的第一端子，所述第六晶体管的第二端子直接连接到所述第一晶体管的栅极，所述栅极信号线电连接到所述第七晶体管的第一端子和所述第八晶体管的第一端子，所述第七晶体管的栅极电连接到所述第九晶体管的第一端子和所述第十晶体管的第一端子，所述第八晶体管的栅极直接连接到所述第十一晶体管的第一端子和所述第十二晶体管的第一端子，以及所述第十二晶体管的第二端子直接连接到所述第七晶体管的栅极。2.如权利要求1所述的半导体器件，还包括像素部分，所述像素部分包括在所述第一栅极驱动电路和所述第二栅极驱动电路之间的多个像素。3.如权利要求1所述的半导体器件，其中在像素部分的相同侧上提供所述第一栅极驱动电路和所述第二栅极驱动电路。4...

【专利技术属性】
技术研发人员：木村肇，梅崎敦司，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP