半导体器件制造技术

提供了一种半导体器件，所述半导体器件包括具有第一沟槽的基底、位于基底上由第一沟槽限定的第一鳍图案、位于基底上的栅电极以及位于基底上的场绝缘层。第一鳍图案包括在下部上的上部。第一鳍图案包括彼此相对的第一侧壁和第二侧壁。第一侧壁沿第一鳍图案的下部为凹的。第二侧壁沿第一鳍图案的下部为倾斜的。场绝缘层围绕第一鳍图案的下部。栅电极围绕第一鳍图案的上部。

semiconductor device

To provide a semiconductor device, the semiconductor device comprises a first substrate, the trench is located above the substrate from the first trench defined the first fin pattern, a gate electrode disposed on the substrate and the insulating layer disposed on the substrate field. The first fin pattern is included in the upper part of the lower part. The first fin pattern includes a first side wall and a second side wall opposite each other. The first side wall is concave along the lower part of the first fin pattern. The second side wall is inclined along the lower part of the first fin pattern. The field insulation surrounds the lower part of the first fin pattern. The gate electrode surrounds the upper lobe of the first fin pattern.

【技术实现步骤摘要】
半导体器件本申请要求于2015年8月11日在韩国知识产权局提交的第10-2015-0113280号韩国专利申请的优先权。通过引用将该申请的全部内容包含于此。
本公开涉及一种半导体器件。
技术介绍
作为用于增加半导体器件密度的缩放技术之一，已经提出了多栅极晶体管。多栅极晶体管通过在基底上形成鳍状硅体并且在硅体的表面上形成栅极来获得。因为多栅极晶体管使用三维(3D)沟道，所以多栅极晶体管可被缩放。此外，能够在不需要增加多栅极晶体管的栅极长度的情况下改善电流控制能力。此外，能够有效限制和/或抑制沟道区的电位被漏极电压影响的短沟道效应(SCE)。
技术实现思路
专利技术构思涉及一种半导体器件，所述半导体器件的性能可以通过鳍式场效应晶体管(FinFET)的沟道形状的调整来增加宽度效应而得到改善。根据专利技术构思的示例实施例，一种半导体器件包括：包括第一沟槽的基底；位于基底上的第一鳍图案；位于基底上的栅电极；以及位于基底上围绕第一鳍图案的部分的场绝缘层。第一鳍图案包括彼此面对的第一侧壁和第二侧壁。第一鳍图案由第一沟槽来限定。第一鳍图案包括在下部上的上部。第一分界线分开第一鳍图案的下部和上部。第一鳍中心线与第一分界线正交且与第一鳍图案的上部的最高部交会。在距离第一沟槽的下表面第一高度处测量第一侧壁和第一鳍中心线之间的第一距离。在比第一高度低的第二高度处测量第一侧壁和第一鳍中心线之间的第二距离。第一距离大于第二距离。栅电极与第一鳍图案相交。第一鳍图案的上部被栅电极围绕。第一鳍图案的下部被场绝缘层围绕。在示例实施例中，可以在第一高度处测量第二侧壁和第一鳍中心线之间的第三距离，可以在第二高度处测量第二侧壁和第一鳍中心线之间的第四距离，第三距离可以小于第四距离。在示例实施例中，第一高度和第二高度可以低于从第一沟槽的下表面到第一分界线之间的高度，第一距离和第二距离可以小于在第一分界线上测量的第一侧壁和第一鳍中心线之间的第三距离。在示例实施例中，第一鳍中心线和第一鳍图案的上部的第一侧壁之间的距离可以随着与第一分界线的距离增大而减小。在示例实施例中，第一鳍中心线可以接触第一侧壁。在示例实施例中，半导体器件还可以包括：突起结构，从与第一侧壁相邻的第一沟槽的底表面突起。在示例实施例中，第一沟槽可以包括第一子沟槽和第二子沟槽。第一子沟槽可以接触第一侧壁。第二子沟槽可以接触第二侧壁。第一子沟槽的上表面可以在与第二子沟槽的上表面不同的平面内。在示例实施例中，从基底开始的第一子沟槽的高度可以低于第二子沟槽的高度。在示例实施例中，半导体器件还可以包括：衬层，围绕第一鳍图案的下部。在示例实施例中，半导体器件还可以包括：第二鳍图案，位于基底上并与第一沟槽相邻。第二鳍图案可以包括彼此面对的第三侧壁和第四侧壁。基底可以包括：第二沟槽，与第一鳍图案的第一侧壁和第二鳍图案的第四侧壁相邻。场绝缘层可以填充第一沟槽的部分和第二沟槽的部分。第二鳍图案可以包括在下部上的上部。第二鳍图案的下部可以被场绝缘层围绕。第二鳍图案的上部可以被栅电极围绕。第二鳍图案可以包括分开第二鳍图案的下部和上部的第二分界线。第二鳍图案可以包括：第二鳍中心线，与第二分界线正交且与第二鳍图案的上部的最高部交会。可以在第一高度处测量第四侧壁和第二鳍中心线之间的第三距离。可以在第二高度处测量第四侧壁和第二鳍中心线之间的第四距离。第三距离可以大于第四距离。在示例实施例中，场中心线可以限定在第一鳍中心线和第二鳍中心线之间并且可以在与第一鳍中心线和第二鳍中心线分开相等距离的位置处，其中，第二侧壁和第三侧壁可以相对于场中心线彼此对称。在示例实施例中，第一鳍图案和第二鳍图案可以由第一沟槽限定，第一沟槽的第一深度可以小于或等于第二沟槽的第二深度。在示例实施例中，第二沟槽可以限定有源区。在示例实施例中，半导体器件还可以包括：第三鳍图案，位于基底上并且在第一鳍图案和第二鳍图案之间。第三鳍图案可以由第一沟槽来限定。在示例实施例中，第三鳍图案可以包括彼此面对的第五侧壁和第六侧壁。第三鳍图案可以包括在下部上的上部。第三鳍图案的下部可以被场绝缘层围绕。第三鳍图案的上部可以被栅电极围绕。第三鳍图案可以包括分开第三鳍图案的下部和上部的第三分界线。第三鳍图案可以包括与第三分界线正交并且与第三鳍图案的最高部交会的第三鳍中心线。第五侧壁和第六侧壁可以相对于第三鳍中心线彼此对称。在示例实施例中，半导体器件还可以包括在基底上的第二鳍图案。第二鳍图案可以包括彼此面对的第三侧壁和第四侧壁。第二鳍图案可以包括在下部上的上部。第二鳍图案的下部可以被场绝缘层围绕。第二鳍图案的上部可以被栅电极围绕。第二鳍图案可以包括在第二鳍图案的下部和第二鳍图案的上部之间的第二分界线。第二鳍图案可以包括：第二鳍中心线，与第二分界线正交且与第一鳍图案的上部的最高部交会。第三侧壁和第四侧壁可以相对于第二鳍中心线彼此对称。根据专利技术构思的示例实施例，半导体器件包括：包括彼此面对的第一侧壁和第二侧壁的第一鳍图案；位于第一鳍图案上的栅电极；以及接触第一鳍图案的部分的场绝缘层。第一鳍图案包括在下部上的上部。第一鳍图案包括分开下部和上部的第一分界线。第一鳍图案包括：第一鳍中心线，与第一分界线正交且与第一鳍图案的上部的最高部交会。第一线平行于第一鳍中心线且接触第一点。第二线平行于第一鳍中心线且接触第二点。第二线比第一线靠近第一鳍中心线，第二点位于第一点下方。栅电极与第一鳍图案相交。场绝缘层围绕第一鳍图案的下部。在示例实施例中，第二线可以比第一线靠近第一鳍中心线。在示例实施例中，第一鳍中心线和第一线可以彼此叠置。在示例实施例中，第一鳍中心线可以比第一线和第二线进一步位于第一鳍图案的外侧。在示例实施例中，半导体器件还可以包括：基底，包括限定第一鳍图案的第一沟槽；突起结构，从与第一侧壁相邻的第一沟槽的底表面突起。在示例实施例中，半导体器件还可以包括：基底，包含第一沟槽；和第二鳍图案，包括彼此面对的第三侧壁和第四侧壁。第一鳍图案可以由第一沟槽来限定。第二鳍图案可以与第一鳍图案相邻。第一沟槽可以在彼此面对的第一鳍图案的第二侧壁和第二鳍图案的第三侧壁之间。第二鳍图案可以包括在下部上的上部。场绝缘层可以围绕第二鳍图案的下部。栅电极可以围绕第二鳍图案的上部。第二分界线可以分开第二鳍图案的上部和下部。第二鳍中心线可以与第二分界线正交且可以与第二鳍图案的上部的最高部交会。第三线可以平行于第二鳍中心线并且可以接触第三点。第四线可以平行于第二鳍中心线并且可以接触第四点。第四线可以比第三线靠近第二鳍中心线。第四点可以位于第三点下方。在示例实施例中，第一鳍图案的第二侧壁和第二鳍图案的第三侧壁可以彼此面对，其间有场绝缘层。场中心线可以限定在第一鳍中心线和第二鳍中心线之间并且可以在与第一鳍中心线和第二鳍中心线分开相等距离的位置处。第二侧壁和第三侧壁可以相对于场中心线彼此对称。在示例实施例中，第二线和第四线可以位于与场中心线相等的距离处。根据专利技术构思的示例实施例，半导体器件包括：第一鳍图案；第二鳍图案，与第一鳍图案相邻；基底，包括在第一鳍图案和第二鳍图案之间的沟槽；第三鳍图案，与第二鳍图案相邻；栅电极，位于第一鳍图案至第三鳍图案上；以及场绝缘层，接触第一鳍图案至第三鳍图案中的每个的部分。第一鳍图案包括彼此面本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件包括：基底，包括第一沟槽；第一鳍图案，位于基底上，第一鳍图案包括彼此面对的第一侧壁和第二侧壁，第一鳍图案由第一沟槽来限定，第一鳍图案包括在下部上的上部，第一分界线分开第一鳍图案的下部和上部，第一鳍中心线与第一分界线正交且与第一鳍图案的上部的最高部交会，在距离第一沟槽的下表面第一高度处测量第一侧壁和第一鳍中心线之间的第一距离，在比第一高度低的第二高度处测量第一侧壁和第一鳍中心线之间的第二距离，第一距离大于第二距离；栅电极，位于基底上，所述栅电极与第一鳍图案相交，第一鳍图案的上部被栅电极围绕；以及场绝缘层，位于基底上，围绕第一鳍图案的部分，第一鳍图案的下部被场绝缘层围绕。

【技术特征摘要】
2015.08.11 KR 10-2015-01132801.一种半导体器件，所述半导体器件包括：基底，包括第一沟槽；第一鳍图案，位于基底上，第一鳍图案包括彼此面对的第一侧壁和第二侧壁，第一鳍图案由第一沟槽来限定，第一鳍图案包括在下部上的上部，第一分界线分开第一鳍图案的下部和上部，第一鳍中心线与第一分界线正交且与第一鳍图案的上部的最高部交会，在距离第一沟槽的下表面第一高度处测量第一侧壁和第一鳍中心线之间的第一距离，在比第一高度低的第二高度处测量第一侧壁和第一鳍中心线之间的第二距离，第一距离大于第二距离；栅电极，位于基底上，所述栅电极与第一鳍图案相交，第一鳍图案的上部被栅电极围绕；以及场绝缘层，位于基底上，围绕第一鳍图案的部分，第一鳍图案的下部被场绝缘层围绕。2.如权利要求1所述的半导体器件，其中，在第一高度处测量第二侧壁和第一鳍中心线之间的第三距离，在第二高度处测量第二侧壁和第一鳍中心线之间的第四距离，以及第三距离小于第四距离。3.如权利要求1所述的半导体器件，其中，第一高度和第二高度小于从第一沟槽的下表面至第一分界线的高度，第一距离和第二距离小于在第一分界线上测量的第一侧壁和第一鳍中心线之间的第三距离。4.如权利要求1所述的半导体器件，其中，第一鳍中心线和第一鳍图案的上部的第一侧壁之间的距离随着与第一分界线的距离增大而减小。5.如权利要求1所述的半导体器件，其中，第一鳍中心线接触第一侧壁。6.如权利要求1所述的半导体器件，所述半导体器件还包括：突起结构，从与第一侧壁相邻的第一沟槽的底表面突起。7.如权利要求1所述的半导体器件，其中，第一沟槽包括第一子沟槽和第二子沟槽，所述第一子沟槽接触第一侧壁，所述第二子沟槽接触第二侧壁，以及第一子沟槽的上表面位于与第二子沟槽的上表面不同的平面内。8.如权利要求7所述的半导体器件，其中，从基底开始的第一子沟槽的高度低于第二子沟槽的高度。9.如权利要求1所述的半导体器件，所述半导体器件还包括：衬层，围绕第一鳍图案的下部。10.如权利要求1所述的半导体器件，所述半导体器件还包括：第二鳍图案，位于基底上并与第一沟槽相邻，所述第二鳍图案包括彼此面对的第三侧壁和第四侧壁，其中，所述基底包括第二沟槽，所述第二沟槽与第一鳍图案的第一侧壁和第二鳍图案的第四侧壁相邻，场绝缘层填充第一沟槽的部分和第二沟槽的部分，第二鳍图案包括在下部上的上部，第二鳍图案的下部被场绝缘层围绕，第二鳍图案的上部被栅电极围绕，所述第二鳍图案包括分开第二鳍图案的下部和上部的第二分界线，所述第二鳍图案包括与第二分界线正交并且与第二鳍图案的上部的最高部交会的第二鳍中心线，在第一高度处测量第四侧壁和第二鳍中心线之间的第三距离，在第二高度处测量第四侧壁和第二鳍中心线之间的第四距离，以及第三距离大于第四距离。11.一种半导体器件，所述半导体器件包括：第一鳍图案，包括彼此面对的第一侧壁和第二侧壁，第一鳍图案包括在下部上的上部，第一鳍图案包括分开下部和上部的第一分界线，第一鳍图案包括与第一分界线正交且与第一鳍图案的上部的最高部交会第一鳍中心线，第一线平行于第一鳍中心线且接触第一点，第二线平行于第一鳍中心线且接触第二点，第二线比第一线靠近第一鳍中心线，以及第二点位于第一点下方；...

【专利技术属性】
技术研发人员：刘庭均，金基一，朴起宽，成石铉，严命允，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR