半导体器件制造技术

提供了一种包括错误校正码电路的半导体器件。半导体器件包括存储体，存储体包括用于储存数据的存储区和用于储存奇偶校验数据的错误校正码区；错误校正码计算电路，对应于数据和奇偶校验数据来校正故障单元的错误，并输出在产生故障数据时被激活的标记信号和在存储体中被激活的地址；地址锁存电路，储存从错误校正码计算电路施加的地址并且根据标记信号输出故障地址；以及故障防止电路，对应于标记信号和故障地址来执行用于修复故障数据的操作。

semiconductor device

A semiconductor device including an error correcting code circuit is provided. A semiconductor device includes a memory for storing memory, including storage area for storing data and parity data error correction code; error correcting code calculation circuit, corresponding to the data and parity data to correct faulty unit error, and the output signal is activated in the labeled data and the generated fault is activated at the bank address; address latch circuit, storage circuit from the error correction code calculation applied according to the address and mark signal output fault address; and fault prevention circuit, corresponding to the marker signal and the fault address to perform fault data for repair operation.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2015年11月9日提交给韩国知识产权局的申请号为10-2015-0157004的韩国申请的优先权，通过引用其整体合并于此。
各个实施例总体而言涉及一种半导体器件，且更具体而言，涉及一种包括错误校正码电路的半导体器件。
技术介绍
随着被施加至存储单元的电压降低和单元尺寸减小，容软错误(softerrortolerance)的恶化一直是个问题。在使用用于校正数据错误的错误校正码(在下文被称为ECC)电路的半导体集成器件中，已经提出了将奇偶校验位添加至标准数据并且校正故障位的电路技术。即，在制造半导体存储器件之后，执行测试以选择故障的存储单元。用于改善半导体存储器件的成品率的方法之一是向半导体存储器件提供ECC功能。这种ECC电路是执行实时检测和校正数据故障的功能的电路，且在传送DQ数据时，另外的奇偶校验位被施加到DQ数据。因此，半导体存储器件检查DQ数据和添加的奇偶校验位是否根据规定的规则来传送，并且检测数据错误。然而，裸片上的ECC电路能校正1位的故障，但是只能检测关于2位故障的错误。即，由于发生了1位故障的地址之后会进一步恶化，因此可能会产生另外的故障单元。在这种情况下，可能会发生数据错误，导致在修复操作中要用冗余单元替换的单元的数量增加。
技术实现思路
在一个实施例中，一种半导体器件包括存储体，存储体包括用于储存数据的存储区以及用于储存奇偶校验数据的错误校正码区。该半导体器件还可以包括错误校正码计算电路，错误校正码计算电路对应于数据和奇偶校验数据来校正故障单元的错误，并且输出在产生故障数据时被激活的标记信号以及在存储体中被激活的地址。该半导体器件还可以包括地址锁存电路，地址锁存电路储存从错误校正码计算电路施加的地址并根据标记信号输出故障地址。该半导体器件还包括故障防止电路，故障防止电路对应于标记信号和故障地址来执行用于修复故障数据的操作。在一个实施例中，一种半导体器件可以包括多个存储体，所述多个存储体包括存储区和错误校正码(ECC)区。该半导体器件还可以包括错误校正码计算电路，错误校正码计算电路电耦接到所述多个存储体且被配置成接收来自存储区的数据和来自ECC区的奇偶校验数据，并在正常激活模式中执行ECC操作。该半导体器件还可以包括地址锁存电路，地址锁存电路被配置成储存来自错误校正码计算电路的激活的行地址并且输出故障地址。该半导体器件还可以包括故障防止电路，故障防止电路被配置成接收故障地址并且根据故障地址和标记信号来执行修复故障数据的操作。其中，故障防止电路将行地址中的一个输出到多个存储体。其中，根据故障地址将行地址中的一个输出到多个存储体。其中，故障防止电路被配置成控制刷新操作的次数。其中，故障防止电路被配置成将故障地址顺序储存在预定数量的线中。其中，故障防止电路输出刷新地址以顺序地刷新整个存储单元阵列。其中，故障防止电路被配置成根据第一刷新地址或第二刷新地址来输出行地址中的一个。其中，第二刷新地址在行激活信号处于第一逻辑电平时被选中，以及第一刷新地址在行激活信号处于第二逻辑电平时被选中。其中，ECC计算电路读取存储区的数据和ECC区的奇偶校验数据并且执行错误校正操作。其中，ECC计算电路将错误校正的数据输出到输入/输出电路。其中，ECC计算电路检测何时产生故障数据。其中，地址锁存电路在标记信号被激活时将故障地址输出到故障防止电路。其中，ECC计算电路被配置成在发生1位故障时，对应于数据和奇偶校验数据来校正错误。其中，在多个存储体中的一个或更多个中发生故障时，地址锁存电路将故障地址输出到故障防止电路。附图说明图1是图示根据本专利技术的一个实施例的半导体器件的配置图。图2是图示与图1的故障防止电路有关的一个实施例的示图。图3是图示本专利技术的一个实施例的包括根据半导体器件的系统的配置图。具存储体实施方式在下文，以下将参照附图通过实施例的各种例子来描述半导体器件。各个实施例针对在发生1位故障时，通过使用错误校正码电路来修复对应单元，并且针对通过在很大程度上防止在对应单元中发生错误来在很大程度上防止发生高级故障。根据本专利技术，当发生1位故障时，使用错误校正码(ECC)电路来修复对应单元，且在很大程度上防止在对应单元中发生错误，由此在很大程度上防止发生高级故障。参见图1，描述图示根据本专利技术的一个实施例的半导体器件的配置图。半导体器件的内部组件可以被配置成电路等。本专利技术的一个实施例包括多个存储体BK0至BK3、错误校正码(下文被称为ECC)计算电路300、输入/输出单元400、地址锁存单元500以及故障防止电路600。半导体器件被分为多个存储体BK0至BK3且被驱动。所述多个存储体BK0至BK3中的每个包括存储区100和ECC区200。存储区100包括多个存储单元，且在其中执行数据读取/写入。ECC区200储存用于校正错误的奇偶校验数据。存储区100被分为包括多个单位存储单元的多组正常区块。这些正常区块沿行方向和列方向多数地布置，以形成多个区块行和多个区块列。布置在存储区100的外围部分的最外面的区域可以用作用于储存奇偶校验位的ECC区200。这种ECC区200可以被分配给虚设区。ECC计算单元300经由数据线和奇偶校验线电耦接到多个存储体BK0至BK3。ECC计算单元300经由数据线从存储区100接收特定单元的数据DATA，并且经由奇偶校验线从ECC区200接收特定单元的奇偶校验数据PT。ECC计算单元300可以应用于半导体器件的裸片中所设置的裸片上ECC电路。如上所述，用于输入/输出正常数据DATA的数据线和用于输入/输出奇偶校验数据PT的奇偶校验线彼此分离。在这种情况下，在写入操作或读取操作中，可以经由与奇偶校验线分离的数据线来输入/输出数据。在正常激活模式中，ECC计算单元300对应于读取命令或写入命令来执行ECC操作。当发生1位故障时，这种ECC计算单元300对应于数据DATA和奇偶校验数据PT来校正错误。在存储体BK0至BK3的读取操作中，ECC计算单元300读取存储区100的所有数据DATA和ECC区200的奇偶校验数据PT，并且执行错误校正操作。此外，在存储体BK0至BK3的写入操作中，ECC计算单元300将数据储存在存储区100中并且将奇偶校验数据储存在ECC区200中。ECC计算单元300对应于经由数据线和奇偶校验线从多个存储体BK0至BK3施加的数据DATA和奇偶校验数据PT来计算ECC；并且将错误校正的数据CDATA输出至输入/输出单元400。然后，输入/输出单元400将错误校正的数据CDATA输出至外部源或外部设备。此外，ECC计算单元300将在产生故障数据时被激活的标记信号FLAG输出到地址锁存单元500和故障防止电路600。为此，ECC计算单元300包括标记发生部310，标记发生部310用于检测故障数据的产生并且激活标记信号FLAG。ECC计算单元300将根据各个存储体BK0至BK3被激活的行地址ADD输出到地址锁存单元500。地址锁存单元500储存从ECC计算单元300施加的被激活的行地址ADD。当标记信号FLAG被激活时，地址锁存单元500将储存的故障地址输出到故障防止电路600。地址锁存单元500同步于激活命令来将激活本文档来自技高网...

【技术保护点】
一种半导体器件，包括：存储体，包括用于储存数据的存储区以及用于储存奇偶校验数据的错误校正码区；错误校正码计算电路，对应于数据和奇偶校验数据来校正故障单元的错误，并且输出在产生故障数据时被激活的标记信号以及在存储体中被激活的地址；地址锁存电路，储存从错误校正码计算电路施加的地址，并且根据标记信号来输出故障地址；以及故障防止电路，对应于标记信号和故障地址来执行用于修复故障数据的操作。

【技术特征摘要】
2015.11.09 KR 10-2015-01570041.一种半导体器件，包括：存储体，包括用于储存数据的存储区以及用于储存奇偶校验数据的错误校正码区；错误校正码计算电路，对应于数据和奇偶校验数据来校正故障单元的错误，并且输出在产生故障数据时被激活的标记信号以及在存储体中被激活的地址；地址锁存电路，储存从错误校正码计算电路施加的地址，并且根据标记信号来输出故障地址；以及故障防止电路，对应于标记信号和故障地址来执行用于修复故障数据的操作。2.根据权利要求1所述的半导体器件，其中，当发生1位故障时，错误校正码计算电路校正错误。3.根据权利要求1所述的半导体器件，其中，错误校正码计算电路还包括：标记发生部，检测故障数据的产生并且激活标记信号。4.根据权利要求1所述的半导体器件，其中，每个存储体逐个设置有地址锁存电路。5.根据权利要求1所述的半导体器件，其中，地址锁存电路同步于激活命令来顺序储存行地址。6.根据权利要求1所述的半导体器件，其中，地址锁存电路锁存行地址，直到预充电操作被执行为止。7.根据权利要求1所述的半导体器件，其中，地址锁存电路锁存地址，直到行地址被施加到存储体的行线且列地址被施加到列线为止。8.根据权利要求1所述的半导体器件，其中，故障防止电路控制要对故障地址执行的刷新操作。9.根据权利要求1所述的半导体器件，其中，在激活标记信号时，故障防止电路对应于故障地址来将用于刷新故障单元的行地址输出到存储体。10.根据权利要求1所述的半导体器件，其中，故障防止电路控制软修复操作，使得故障单元的数据被锁存在存储体中，并且冗余字线被使能以将基本上相同的数据写入到冗余单元中。11.根据权利要求1所述的半导体器件，其中，失效防止电路在标志信号激活时对应于故障地址...

【专利技术属性】
技术研发人员：朴珉秀，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR