半导体器件制造技术

本发明专利技术的半导体器件，包括源极线、位线、第一信号线、第二信号线、字线、并联连接在该源极线和位线之间的存储单元、电连接至该源极线和位线的第一驱动器电路、电连接至第一信号线的第二驱动器电路、电连接至第二信号线的第三驱动器电路、电连接至第二信号线的第三驱动器电路、以及电连接至字线的第四驱动器电路。该存储单元包括包含第一栅电极、第一源电极、以及第一漏电极的第一晶体管，包含第二栅电极、第二源电极、以及第二漏电极的第二晶体管、以及电容器。第二晶体管包括氧化物半导体材料。

【技术实现步骤摘要】
本专利技术申请是申请号为201080059557.2，申请日为2010年12月2日，名称为“半导体器件”的专利技术专利申请的分案申请。
此处公开的本专利技术涉及采用半导体元件的半导体器件及制造其的方法。
技术介绍
采用半导体元件的存储设备被粗略地分成两类：当停止供电时丢失存储数据的易失性存储设备、以及即使在不供电时也保持存储数据的非易失性存储设备。易失性存储设备的典型示例是动态随机存取存储器(DRAM)。DRAM以选择存储元件中所包括的晶体管且电荷被存储在电容器中的方式存储数据。当从DRAM读取数据时，电容器中的电荷根据上述原理而丢失；由此，每当读出数据时就必需进行另一写入操作。另外，存储元件中所包括的晶体管在截止状态中在源极和漏极之间具有漏电流(截止态电流)等，且即使该晶体管没有被选中，电荷流入或流出电容器，藉此数据(信息)保持时间段较短。为此，另一写入操作(刷新操作)按预定间隔进行是必要的，并且难以充分地降低功耗。此外，由于存储的数据在停止供电时丢失，因此需要使用磁性材料或光学材料的附加存储元件以长期存储数据。易失性存储设备的另一示例是静态随机存取存储器(SRAM)。SRAM通过使用诸如触发器之类的电路来保存存储的数据，并且由此不需要刷新操作。这意味着SRAM具有优于DRAM的优点。然而，由于使用诸如触发器之类的电路，每存储容量的成本增大。此外，与DRAM中一样，SRAM中的存储数据在停止供电时丢失。非易失性存储设备的典型示例是闪存。闪存包括晶体管中的栅电极和沟道形成区之间的浮动栅，并且通过将电荷保持在浮动栅中来存储数据。因此，闪存的优点在于，数据保持时间极长(几乎是永久的)，并且不需要在易失性存储设备中是必要的刷新操作(例如，参见专利文献1)。然而，存储元件中所包括的栅绝缘层由于写入时所生成的隧穿电流而劣化，从而存储元件在预定次数的写入操作之后停止其功能。为了减少这个问题的不利影响，例如采用对于存储元件的写入操作的次数加以均衡的方法。然而，需要复杂的外围电路来实现该方法。即使当采用这样的方法时，寿命的基本问题亦没有被解决。换句话说，闪存不适合其中频繁地重写数据的应用。另外，高电压对于将电荷保持在浮动栅中或去除电荷是必要的，且需要用于提供高压的电路。此外，要花费相对较长的时间来保持或去除电荷，并且不容易以高速进行写入和擦除。[参考文献][专利文献][专利文献1]日本公开专利申请No.S57-105889本专利技术的公开内容鉴于上述问题，此处公开的本专利技术的一个实施例的目的在于提供具有新颖结构的半导体器件，其中即使在不供电时也可留存所存储的数据，且其中对于写入的次数没有限制。在所公开的专利技术中，半导体器件用经提纯的氧化物半导体形成。使用经提纯的氧化物半导体形成的晶体管具有非常小的漏电流，从而数据可被存储达较长时间。所公开的专利技术的实施例是半导体器件，该半导体器件包括源极线、位线、第一信号线、第二信号线、字线、并联连接在该源极线和位线之间的存储单元、电连接至该源极线和位线的第一驱动器电路、电连接至第一信号线的第二驱动器电路、电连接至第二信号线的第三驱动器电路、电连接至第二信号线的第三驱动器电路、以及电连接至字线的第四驱动器电路。每一个存储单元包括：包含第一栅电极、第一源电极、以及第一漏电极的第一晶体管；包含第二栅电极、第二源电极和第二漏电极的第二晶体管；以及电容器。第一晶体管包括除了氧化物半导体外的半导体材料。第二晶体管包括氧化物半导体材料。第一栅电极、第二源电极和第二漏电极中的一个、以及电容器的一个电极，彼此电连接。源极线和第一源电极彼此电连接。位线和第一漏电极彼此电连接。第一信号线、与第二源电极和第二漏电极中的另一个，彼此电连接。第二信号线与第二栅电极彼此电连接。字线和电容器的另一个电极彼此电连接。进一步，在上文中，第一晶体管可具有这样的结构，其中包括：使用氧化物半导体外的半导体材料形成的第一沟道形成区、提供为将该第一沟道形成区夹在其之间的杂质区、位于该第一沟道形成区上的第一栅绝缘层、位于该第一栅绝缘层上的第一栅电极、以及电连接至该杂质区的第一源电极和第一漏电极。进一步，在上文中，第二晶体管可具有这样的结构，其中包括：提供在第一晶体管上的第二源电极和第二漏电极、包括氧化物半导体材料且电连接至该第二源电极和第二漏电极的第二沟道形成区、位于该第二沟道形成区上的第二栅绝缘层、以及位于该第二栅绝缘层上的第二栅电极。在上文中，电容器可包括第二源电极或第二漏电极、第二栅绝缘层、以及位于该第二栅绝缘层上的电容器的电极。注意，尽管在上文中使用氧化物半导体材料形成晶体管，但所公开的专利技术并不限于此。可使用可实现等同于氧化物半导体材料的截止电流特性的材料，诸如像碳化硅一样的宽带隙材料(更具体地，是具有大于3eV的能隙Eg的半导体材料)。注意，在本说明书等中，诸如“上”或“下”之类的术语不一定是指组件直接置于另一组件之上或直接置于另一组件之下。例如，表达“位于栅绝缘层之上的栅电极”可意味着这样的情况：栅绝缘层和栅电极之间有附加组件。此外，诸如“上”和“下”之类的术语只是为了方便描述，并且可包括颠倒组件的关系的情况，除非另外指明。另外，在本说明书等中，诸如“电极”或“引线”之类的术语不限制组件的功能。例如，“电极”有时被用作“引线”的一部分，反之亦然。此外，术语“电极”或“引线”可包括以集成的方式形成多个“电极”或“引线”的情况。例如，当使用相反极性的晶体管或当在电路操作中改变电流流向时，“源极”与“漏极”的功能有时彼此互换。因此，在本说明书中，术语“源极”和“漏极”可彼此替代。注意，在本说明书等中，术语“电连接”包括组件通过具有任何电功能的物体连接的情况。只要可在通过该物体连接的组件之间发射和接收电信号，对具有任何电功能的物体就没有具体限制。“具有任何电功能的物体”的示例是诸如晶体管的开关元件、电阻器、电感器、电容器、以及具有各种功能以及电极和引线的元件。由于包括氧化物半导体的晶体管的截止态电流极低，因此通过使用包含氧化物半导体的该晶体管可保持所存储的数据极长的时间。换句话说，可充分地降低功耗，因为刷新操作变得不必要，或者刷新操作的频率可极低。此外，即使在不供电时，也可保持所存储的数据达较长时间。进一步，在根据所公开的专利技术的半导体器件中，不需要高压来写入数据，且元件的劣化并不是问本文档来自技高网...

【技术保护点】
一种半导体器件，包括：包括第一栅电极、第一源电极和第一漏电极的第一晶体管；包括第二栅电极、第二源电极和第二漏电极的第二晶体管；以及包括一对电极的电容器，其中，所述第一栅电极、所述第二源电极和所述第二漏电极中的一个、以及所述电容器的一个电极彼此电连接，其中，所述电容器的另一个电极电连接至第一驱动器电路，其中，所述第二栅电极电连接至第二驱动器电路，其中，所述第二源电极和所述第二漏电极中的另一个电连接至第三驱动器电路，其中，所述第一源电极和所述第一漏电极中的一个电连接至第四驱动器电路，且其中，所述第二晶体管包括氧化物半导体层。

【技术特征摘要】
2009.12.28 JP 2009-298891;2010.01.15 JP 2010-007481.一种半导体器件，包括：
包括第一栅电极、第一源电极和第一漏电极的第一晶体管；
包括第二栅电极、第二源电极和第二漏电极的第二晶体管；以及
包括一对电极的电容器，
其中，所述第一栅电极、所述第二源电极和所述第二漏电极中的一个、以
及所述电容器的一个电极彼此电连接，
其中，所述电容器的另一个电极电连接至第一驱动器电路，
其中，所述第二栅电极电连接至第二驱动器电路，
其中，所述第二源电极和所述第二漏电极中的另一个电连接至第三驱动器
电路，
其中，所述第一源电极和所述第一漏电极中的一个电连接至第四驱动器电
路，且
其中，所述第二晶体管包括氧化物半导体层。
2.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管包括与所述第一栅电极重叠的沟道形成区，且
其中，所述沟道形成区包括硅。
3.如权利要求2所述的半导体器件，其特征在于，所述沟道形成区设于硅
衬底中。
4.如权利要求1所述的半导体器件，其特征在于，
所述第一晶体管包括沟道形成区和金属化合物区，
其中，所述沟道形成区与所述第一栅电极重叠，且
其中，所述沟道形成区设于所述金属化合物区之间。
5.如权利要求1所述的半导体器件，其特征在于，所述氧化物半导体层包

\t括铟、镓和锌。
6.如权利要求1所述的半导体器件，其特征在于，所述第二栅电极设于所
述氧化物半导体层上。
7.如权利要求1所述的半导体器件，其特征在于，所述第二源电极和所述
第二漏电极与所述氧化物半导体层的上表面接触。
8.如权利要求1所述的半导体器件，其特征在于，所述第二源电极和所述
第二漏电极与所述氧化物半导体层的下表面接触。
9.如权利要求1所述的半导体器件，其特征在于，进一步包括绝缘层，该
绝缘层在所述第二源电极与所述氧化物半导体层之间。
10.一种电子设备，包括如权利要求1所述的半导体器件，其特征在于，所
述电子设备...

【专利技术属性】
技术研发人员：山崎舜平，小山润，加藤清，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP