半导体器件制造技术

在一个实施例中，一种半导体器件包括：引线框，包括导电区域；介电层，形成在所述导电区域上；导电层，形成在所述介电层上，所述介电层被层夹在所述导电区域与所述导电层之间，所述导电区域、介电区域以及导电层形成集成在所述器件中的电容器；以及半导体裸片，被布置到所述引线框上并且被电连接到所述导电层。

【技术实现步骤摘要】

本说明书涉及半导体器件。一个或多个实施例可适用于在半导体器件中，例如在集成电路的金属引线框中集成的电容器。一个或多个实施例可以适用于使用倒装芯片技术在金属引线框封装中集成的电容器。
技术介绍
在半导体器件中集成电容(电容器)已经是深入调查和实验的课题。在半导体器件中，例如在集成电路的金属引线框中集成电容(电容器)可涉及使用各种技术。这些的示例是在US2003/0011050A1中公开的方案(其涉及使用专用的两层引线框)或在US2010/0230784A1中公开的方案(其展示了电容器电极(罩)的最大面积和在其之间的距离方面的某些限制)。
技术实现思路
本技术的技术问题在于制造一种新的具有电容器的集成电路结构。根据本公开的一个方面，公开了一种半导体器件，其包括：引线框，包括导电区域；介电层，形成在所述导电区域上；导电层，形成在所述介电层上，所述介电层被层夹在所述导电区域与所述导电层之间，所述导电区域、介电区域以及导电层形成集成在所述器件中的电容器；以及半导体裸片，被布置到所述引线框上并且被电连接到所述导电层。在一个实施例中，所述半导体器件进一步包括与所述半导体裸片和所述导电层接触的至少一个导电凸块。在一个实施例中，所述导电区域是所述引线框的中央区域。在一个实施例中，所述导电区域是所述引线框的周边区域，所述半导体器件进一步包括：在所述引线框的中央区域与所述周边区域之间的电绝缘。在一个实施例中，所述导电区域是所述引线框的凹进区域，所述凹进区域容纳所述介电层和所述导电层。在一个实施例中，所述半导体器件进一步包括被模制到所述半导体裸片上的电绝缘层。本技术的技术效果在于以下各方面：一个或多个实施例使得可能在半导体器件中集成高电容值而不依靠例如附接到引线框的离散电容。一个或多个实施例使得可能使用标准封装过程，而同时保持在(多个)电容与器件之间的互连短路。在一个或多个实施例中，由于凸块提供了主要贡献，寄生效应可以被减小。一个或多个实施例通过使得其可能例如制造具有(多个)集成的电容的半导体器件，而允许追求封装最小化，这些半导体器件与没有这些(多个)电容的器件具有相同大小(例如，单个裸片)。一个或多个实施例可以被应用至基于有机和/或陶瓷的封装技术，这可能通过使用焊接掩膜开口作为具有由于薄节点轮廓引起比标准有机预浸材料更有效的方案的能力的腔体。一个或多个实施例可以被应用至各种技术，诸如四方扁平无引线(QFN)、四方扁平封装(QFP)、薄型小尺寸封装(TSOP)。一个或多个实施例可以包括由薄膜或喷印而制造的介电材料和/或例如由网印基于微颗粒(铜银)或喷印分配的纳米颗粒(诸如铜、银、碳)的低温烧结的复合材料和其他导电材料而制造的导电材料层。附图说明现在将纯粹以示例的方式参照附图对一个或多个实施例进行描述，其中：图1至图11例举了在一个或多个实施例中的各种步骤，其中图2、4、6、8和11各自表示沿着图1的线II-II、图3的线IV-IV、图5的线VI-VI、图7的线VIII-VIII和图10的线XI-XI的横截面示图，图12例举了在一个或多个实施例中介电层对导电层尺寸公差，图13例举了一个或多个实施例的可能的特征，图14至图25进一步例举了可能的实施例，其中图17、19、23和25各自表示沿着图16的线XVII-XVII、图18的线XIX-XIX、图22的线XXIII-XXIII和图24的线XXV-XXV的横截面示图，图26至图34进一步例举了实施例的可能的特征，其中图29和31各自表示沿着图28的线XXIX-XXIX和图30的线XXXI-XXXI的横截面示图。将要理解的是，为了清楚的目的，各种附图可以不以相同的比例重现。具体实施方式在随后的说明书中，说明了一个或多个具体细节，旨在提供该公开的实施例的示例的深度理解。实施例可以由一个或多个具体细节或利用其他方法、部件、材料等获得。在其他情况下，已知的结构、材料或操作未被详细说明或描述，使得将不会模糊实施例的某些方面。在本说明书的框架中对“实施例”或“一个实施例”的参考旨在指示相对于实施例的特定配置、结构、特性在至少一个实施例中是遵从的。因此，可能在本说明书中一点或多点出现的诸如“在实施例中”或“在一个(或多个)实施例中”之类的短语并不必涉及一个或相同的实施例。而且，如关于任何附图例举的特定的构造、结构或特性可以与如可能在其他附图中例举的一个或多个实施例中任何其他相当的方式结合。本文使用的参考仅出于方便而被提供且因此并不限定实施例的范围或保护的程度。如这里所列举的一个或多个实施例可通过例如借助倒装芯片(FC)技术而被应用到制造半导体器件(例如，集成电路)中，该倒装芯片技术例如在制造四方扁平无引线(QFN)集成电路中使用。如在图1中示意性表示的，一个或多个实施例可以涉及提供金属(例如铜)引线框10，其具有例如通过已知手段设置在其上的选择性电镀部件12。在一个或多个实施例(例如见图2的横截面示图)中，引线框10可以包括中央(可能是凹进的或低陷的)部分14，其例如是四边形/方形的。在一个或多个实施例中，凹进部分14可以被蚀刻(通过任何标准蚀刻过程)至引线框10的厚度的大约一半，例如至50微米的深度(50·10-6m)。图3和图4例举了在部分14处的介电层16的形成。在一个或多个实施例中，介电层16可以包括由其间的间隙分开的多个部分。在如本文例举的一个或多个实施例中，介电层16可以包括以方形矩阵状布置而被布置并且由交叉状间隙图案分开的四块“地”。应当以其他方式理解，这种布置仅是示例性的而不是强制性的。用于制造介电层16的技术例如可以包括网印或喷印，可能接着诸如UV固化之类的固化。用于在一个或多个实施例中使用的示例性介电材料可以包括由ResearchTrianglePark,NC,USA的DuPontMicrocircuitMaterials以商标名DuPont5018销售的可UV固化的介电材料。这样的材料适用于以20+/-10微米(20+/-10·10-6m)的厚度被印刷。用于在一个或多个实施例中使用的另一示例性介电材料可以包括由BigBeaverRoad,Troy,MI,USA的Toray以商标名RAYBRIDTM销售的可喷印的材料。这样的材料可以以6+/-2微米(6+/-10·10-6m)的厚度被喷印。图5和图6例举了在(多个)介电层16上的导电层18的可能形成。在一个或多个实施例中，导电层18可以包括网印的导电层。用于在一个或多个实施例中使用的示例性导电材料可以包括由OrmetCircuits,Inc.,NancyRidgeDrive,SanDiegoCA,USA以商标名OrmetDAP689销售的材料。这样的导电层18可以以25+/-10微米(25+/-10·10-6m)的厚度被网印。在其中区域14被凹进的一个或多个实施例中，区域14可以容纳介电层16和导电层18。图7和图8例举了将设置有电接触焊盘(在附图中不可见)的半导体芯片或裸片20安装到图5和图6的组件上的可能性，该芯片或裸片被适配为：-经由第一电连接件20a被连接到引线框10中的引线，并且-经由一个或多个第二电连接件20b被连接到由层夹在引线框主体10(例如，腔体14的底表面)与本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，所述半导体器件包括：引线框，包括导电区域，介电层，形成在所述导电区域上，导电层，形成在所述介电层上，所述介电层被层夹在所述导电区域与所述导电层之间，所述导电区域、介电区域以及导电层形成集成在所述器件中的电容器，以及半导体裸片，被布置到所述引线框上并且被电连接到所述导电层。

【技术特征摘要】
2016.02.26 IT 1020160000201111.一种半导体器件，其特征在于，所述半导体器件包括：引线框，包括导电区域，介电层，形成在所述导电区域上，导电层，形成在所述介电层上，所述介电层被层夹在所述导电区域与所述导电层之间，所述导电区域、介电区域以及导电层形成集成在所述器件中的电容器，以及半导体裸片，被布置到所述引线框上并且被电连接到所述导电层。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件进一步包括与所述半导体裸片和...

【专利技术属性】
技术研发人员：F·V·丰塔纳，G·格拉齐奥斯，
申请(专利权)人：意法半导体股份有限公司，
类型：新型
国别省市：意大利;IT