浅沟道隔离区形成方法技术

本发明专利技术涉及一种浅沟道隔离区形成方法，包括下列步骤：提供一半导体基底；形成一掩膜层于半导体基底；以微影过程及蚀刻程序，定义掩膜层的型样；利用掩膜层的型样，施行一蚀刻程序而在半导体基底上形成数个沟道；在沟道内形成一侧壁间隔物层；施行一高密度电浆化学气相沉积程序，沉积一第一介电层于半导体基底上，将第一介电层填入沟道内部；沉积耗尽层于半导体基底上，且耗尽层填充于沟道内部并位于第一介电层上；以湿蚀刻方式移除沟道表面的耗尽层及第一介电层；移除位于沟道内部的耗尽层；沉积一第二介电层于该半导体基底上，将第二介电层填满沟道；施以一平坦化过程，移除沟道表面的第二介电层，而完成浅沟道隔离区的制造。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路的制造，且特别涉及一种改良式高密度电浆化学气相沉积技术形成浅沟道隔离区(shallow trench isolation)的制造过程，以改善介电层填入沟道的效果。
技术介绍
近年来，随着半导体集成电路制造技术的发展，芯片中所含元件的数量不断增加，元件的尺寸也因集成度的提升而不断地缩小，生产线上使用的线路宽度已进入了次微米的细小范围。然而，无论元件尺寸如何缩小化，在芯片中各个元件之间仍必须有适当地绝缘或隔离，方可得到良好的元件性质。这方面的技术一般称为元件隔离技术(device isolation technology)，其主要目的是在各元件之间形成隔离物，并且在确保良好隔离效果的情况下，尽量缩小隔离物的区域，以空出更多的芯片面积来容纳更多的元件。在各种元件隔离技术中，局部硅氧化方法(LOCOOS)和浅沟道隔离区(shallow trench isolation)制造过程是最常被采用的两种技术，尤其后者具有隔离区域小和完成后仍保持基底平坦性等优点，更是近来颇受重视的半导体制造技术。传统上是先利用化学气相沉积(CVD)程序，形成一介电层以填入基底的沟道中，之后再回蚀刻(etch back)或是以化学性机械研磨程序(CMP)去除表面多余的介电层，以完成沟道隔离区制造过程。但随着集成电路密度不断提高而元件尺寸日渐缩小的发展，上述沉积技术存在覆盖能力的问题，并不易将介电层完全填满沟道，导致元件的隔离效果受到影响。为改善上述问题，一种高密度电浆化学气相沉积(HDPCVD)技术被提出，其主要以氧(O2)和硅甲烷(SiH4)当作反应物来沉积介电层，达到改善介电层填入沟道的效果。为了进一步清楚说明该技术的内容，以下即参照图1A至1C，说明其制造流程。首先，请参阅图1A，在一半导体基底10上形成一掩膜层，例如是在一硅晶片表面上，以化学气相沉积法(CVD)或热气化成长法形成一厚度介于50和200的垫气化层(pad oxide layer)12，然后在垫氧化层12表面上，以CVD法沉积一厚度介于500和2000的氮化硅层14，二者共同构成掩膜层。接着，以微影成像(photolithography)和蚀刻程序，定义出氮化硅层14和垫氧化层12的图案，用以露出半导体基底10欲形成元件隔离区的部分。其次，请参见图B，利用氮化硅层14和垫气化层12的图案当作掩膜，施行一蚀刻程序而在半导体基底10上形成沟道15，其深度介于3500和5000之间。然后，以热氧化程序(thermal oxidation)成长一薄气化层16，覆盖在沟道15的底部和侧壁上，用以当作衬里(liner)，其厚度约为180。接着，施行高密度电浆化学气相沉积(HDPCVD)程序，例如使用O2和SiH4当作反应物，同时施以Ar电浆溅击而沉积一介电层18，填满沟道15以形成一元件隔离区，得到如图1C所示的构造。但是由于高密度电浆化学气相沉积(HDPCVD)的沟填能力仅适合于深宽比(aspect ratio)小于4的沟道，否则，如图2所示，当沟道的深宽比过大时，造成沟道15顶部提早封口，但沟道15内部产生空洞(void)填充却不完全而影响到隔离的效果。
技术实现思路
本专利技术的一个目的在于提供一种改良式半导体元件隔离制造过程，其可改善介电层填入沟道的能力，提升元件的品质。本专利技术的另一目的在于提供一种以硼磷硅玻璃(BPSG)材料作为耗尽层，将HPCVD填充沟道的步骤，分为两阶段施行，帮助降低沟道的深宽比，辅助HDPCVD沟填能力，避免产生空洞(void)的方法。为达上述目的，本专利技术提供一至少包括下列步骤，一具有掩膜层的半导体基底，以掩膜层的型样定义出基底浅沟道隔离区的部分并蚀刻出沟道，且在沟道侧壁形成衬垫层，施行一高密度电浆化学气相沉积(HDPCVD)程序，沉积一第一介电层于半导体基底上，将第一介电层填入沟道内部；沉积一耗尽层于半导体基底上，且耗尽层填充于沟道内部并位于第一介电层上；移除沟道表面的耗尽层及第一介电层；施行一高密度电浆化学气相沉积(RDPCVD)程序，沉积一第二介电层于半导体基底上，将第二介电层填满该沟道；施以一平坦化过程，移除该沟道以外的第二介电层，而完成浅沟道隔离区的制造过程。根据本专利技术的较佳实施例，提供一具有掩膜层的半导体基底，以掩膜层的型样定义出基底浅沟道隔离区的部分并蚀刻出沟道，且在沟道侧壁形成衬垫层；在沟道内填入介电层步骤中，先以HDPCVD沉积一定深度的介电层，但尚未将沟道填满，且保留沟道的开口，再以次常压化学气相沉积(SACVD)填入BPSG材料作为耗尽层；此时沟道虽已封口，但内部BPSG沉积的部分仍可能有空洞，固此必须再进行一次热流动(flow)作用，使BPSG平坦性增加，并可填充前次沉积时尚未填满的部分；再利用湿蚀刻方式移除多余的介电层及BPSG，由于介电层材料与BPSG的蚀刻选择比，可留下部分BPSG于沟道内保护沟道底部前次以HDPCVD沉积的介电层，再利用氢氟酸蒸气(VHF)移除BPSG，此时沟道的深宽比已较一开始为降低，便可再次以RDPCVD沉积介电层至填满沟道，最后再进行化学机械研磨(CMP)平坦化，即可完成浅沟道隔离区制造过程。根据本专利技术，因BPSG本身也具有介电性质，故又可以不需将BPSG以VHF完全移除，而直接再进行HDPCVD沉积介电层并将BPSG包覆在内，也可以作为浅沟道隔离区。由本专利技术的方法，可适用于深宽比较大的浅沟道隔离区的填充，且利用分阶段方式以及BPSG作为耗尽层，降低浅沟道的深宽比，以辅助HDPCVD沟填能力的不足处。为让本专利技术的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明。附图说明图1A至1C均为剖面图，绘示以现有高密度电浆化学气相沉积技术形成浅沟道隔离区的制造流程；图2显示现有HDPCVD应用于高深宽比沟道，沟填不完全示意图；图3-12显示本专利技术的一实施例剖面示意图；图13显示本专利技术另一实施例形成的浅沟道隔离区示意图。具体实施例方式请参阅图3-12，说明本专利技术一实施例的剖面示意图，本专利技术的通用于半导体基底10上，例如一硅晶片。请参照图3，其显示本实施例的起始步骤。首先，在一半导体基底10上形成一掩膜层20，掩膜层20较佳的厚度为200-3500，其可为单层结构或数层的堆叠结构。如图中所示，掩膜层20最好是由一层垫氧化层22与一层较厚的氮化硅层24所组成。垫气化层22可用热氧化法形成，或是以现有的常压(atmospheric)或低压化学气相沉积法(10w pressure chemical vapor deposition，LPCVD)沉积而成。在垫气化层22的上的氮化硅层24可利用低压化学气相沉积法(LPCVD)，以二氯硅烷(SiCl2H2)与氨气(NH3)为反应原料沉积而成。接着，以一光阻掩膜(图中未表示出)覆盖住后续欲形成主动元件的区域，对氮化硅层24与垫氧化层22进行乾蚀刻，并沿着蚀刻轮廓继续蚀刻基底10至一预定深度，可以为5500-6500，以形成数个浅沟道30(图示中以一个浅沟道代表的)。蚀刻完毕后，如图4所示，将光阻图案(图中未表示出)从基底10表面去除，然后在沟道30的内侧壁形成一衬垫氧化层，首先可以LPCVD本文档来自技高网...

【技术保护点】
一种浅沟道隔离区形成方法，其特征在于，它包括下列步骤：（ａ）提供一半导体基底；　（ｂ）形成一掩膜层于该半导体基底上；（ｃ）定义该掩膜层的型样，用以露出该半导体基底欲形成浅沟道隔离区的部分；（ｄ）利用该掩膜层的 型样当作掩膜，施行一蚀刻程序，而在该半导体基底上形成一沟道；（ｅ）在该沟道内壁形成一侧壁衬垫层；（ｆ）施行一高密度电浆化学气相沉积（ＨＤＰＣＶＤ）程序，沉积一第一介电层于该半导体基底上，将该第一介电层填入该沟道内部； （ｇ）沉积一耗尽层于该半导体基底上，且该耗尽层填充于该沟道内部并位于该第一介电层上；（ｈ）移除该沟道表面的耗尽层及第一介电层；（ｉ）施行一高密度电浆化学气相沉积（ＨＤＰＣＶＤ）程序，沉积一第二介电层于该半导体基底上，将该第二 介电层填满该沟道；（ｊ）施以一平坦化过程，移除该沟道以外的第二介电层，而完成浅沟道隔离区的制造过程。

【技术特征摘要】
1.一种浅沟道隔离区形成方法，其特征在于，它包括下列步骤(a)提供一半导体基底；(b)形成一掩膜层于该半导体基底上；(c)定义该掩膜层的型样，用以露出该半导体基底欲形成浅沟道隔离区的部分；(c)利用该掩膜层的型样当作掩膜，施行一蚀刻程序，而在该半导体基底上形成一沟道；(e)在该沟道内壁形成一侧壁衬垫层；(f)施行一高密度电浆化学气相沉积(HDPCVD)程序，沉积一第一介电层于该半导体基底上，将该第一介电层填入该沟道内部；(g)沉积一耗尽层于该半导体基底上，且该耗尽层填充于该沟道内部并位于该第一介电层上；(h)移除该沟道表面的耗尽层及第一介电层；(i)施行一高密度电浆化学气相沉积(HDPCVD)程序，沉积一第二介电层于该半导体基底上，将该第二介电层填满该沟道；(j)施以一平坦化过程，移除该沟道以外的第二介电层，而完成浅沟道隔离区的制造过程。2.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的掩膜包括氧化硅或氮化硅。3.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的侧壁衬垫层包括氧化硅或氮化硅。4.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的第一介电层是氧化硅。5.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的还包括于(h)和(i)步骤之间，将该耗尽层完全移除。6.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的耗尽层为硼磷硅玻璃(BPSG)。7.如权利要求6所述的浅沟道隔离区形成方法，其特征在于所述的硼磷硅玻璃硅于沉积后，再进行热流动(flow)程序，以平坦化并填补该沟道内的空洞。8.如权利要求6所述的浅沟道隔离区形成方法，其特征在于还包括于(h)和(i)步骤之间，将该硼磷硅玻璃完全移除。9.如权利要求8所述的浅沟道隔离区形成方法，其特征在于所述的硼磷硅玻璃以氢氟酸蒸气(VHF)蚀刻移除。10.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的沟道的深度，范围为5500-6500。11.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的第二介电层为氧化硅。12.如权利要求1所述的浅沟道隔离区形成方法，其特征在于所述的平坦化过程为化学机械研磨(CMP)或回蚀刻(etch back)程序。13.如权利要求1所述的浅...

【专利技术属性】
技术研发人员：何慈恩，吴昌荣，黄登旺，施信益，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]