在半导体器件中形成隔离膜的方法技术

一种在半导体器件中形成隔离膜的方法，包括步骤：　　　　在半导体衬底上顺序形成衬垫氧化膜和衬垫氮化膜；　　　　移除隔离区域上的衬垫氮化膜和衬垫氧化膜，从而在隔离区域的顶角处形成尾形突出部分；　　　　蚀刻隔离区域的半导体衬底，同时使用突出部分作为抗蚀刻膜，以形成其顶角形成为圆形的沟槽；以及　　　　用绝缘材料掩埋沟槽，然后移除半导体衬底上的衬垫氮化膜和衬垫氧化膜以形成隔离膜。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种，更加特别地，涉及一种在半导体器件中形成能够防止电场集中在浅沟槽隔离(shallow trenchisolation；STI)结构隔离膜中沟槽顶角上的隔离膜的方法。
技术介绍
在所有半导体器件中，都要形成用于电隔离形成在半导体衬底中的各种器件的隔离膜。传统上，隔离膜通过局部氧化(local oxidation；LOCOS)工艺的手段形成。但是，在该情形中，在隔离膜的顶角出现鸟喙形。由此，造成器件的电学特性及集成度劣化的问题。随着半导体器件的集成度越来越高，隔离膜应形成为具有STI(浅沟槽隔离)结构，其可以使隔离膜处的鸟喙形的产生最小化，同时还防止其产生。参考图1A至1D，说明在半导体器件中形成隔离膜的传统方法。参考图1A，在半导体衬底101上顺序形成衬垫氧化膜102及衬垫氮化膜103。然后将光致抗蚀剂覆盖于衬垫氮化膜103上。接着，实施曝光及显影工艺，以形成光致抗蚀剂图案104，其中限定了将形成隔离膜的隔离区域。由此，在将要形成隔离膜的区域内的衬垫氮化膜103被曝光。参考图1B，通过蚀刻工艺移除隔离区域内的衬垫氮化膜103。下面暴露出来的衬垫氧化膜102也被移除。藉此曝光隔离区域内的半导体衬底101。参考图1C，隔离区域中的半导体衬底101被蚀刻至既定深度以形成沟槽105。接着，移除光致抗蚀剂图案(图1B中的104)。参考图1D，形成绝缘材料层(未示出)，以掩埋沟槽105。接着，通过化学机械抛光工艺移除衬垫氮化膜(图1C中的103)上的绝缘材料层。同样，通过蚀刻工艺，顺序移除衬垫氮化膜和衬垫氧化膜(图1C中的102)。由此，使绝缘材料层仅保留于沟槽中，以形成由绝缘材料层组成的隔离膜106。对上述隔离膜的形成方法进行检验。若形成的隔离膜具有STI结构，则不会产生鸟喙形缺陷。因此，可防止由于鸟喙造成的电学特性及集成度的降低。但是，STI结构中隔离膜的最大弱点为，电场集中于沟槽顶角(图1C中的105a)的尖锐部分。若沟槽顶角非常尖锐，则该部分上会形成很薄的栅极氧化膜，这会增加该部分的漏电流。电场集中于该部分还可改变晶体管的阈值电压，产生器件缺陷。因此，将出现器件可靠性降低的问题。防止该问题的方法为，在蚀刻衬底形成沟槽时，使用光致抗蚀剂图案而不是用衬垫氮化膜当作蚀刻掩模。下面将详细说明该方法。在图1C中，在光致抗蚀剂图案保持于衬垫氮化膜103上原封未动而不移除该光致抗蚀剂图案的状态下，如图1B所示，若在使用蚀刻剂蚀刻衬底形成沟槽时产生聚合反应，当聚合物产生时则产生聚合物累积于隔离区域角落里的衬底上。因为累积的聚合物中的硅成分和蚀刻选择率不同，所以在蚀刻衬底时，累积聚合物作为抗蚀刻膜。因此，与隔离膜的中心相比，其上累积聚合物的隔离膜的角落几乎未被蚀刻。因而沟槽的顶角形成圆形。但是，该方法不能准确控制聚合物的产生量。因此，难以将沟槽的顶角均匀地形成圆形。另外，若光致抗蚀剂图案被用作蚀刻掩模，由于在集成图案大小时在光致抗蚀剂中产生聚合物，因此难以蚀刻该半导体衬底。因此，需要移除光致抗蚀剂图案后再蚀刻半导体衬底。但是，若移除光致抗蚀剂图案后使用衬垫氮化膜作为蚀刻掩模，则缺少产生聚合物的碳源。因此，更难以用聚合物将沟槽的顶角制成圆形。
技术实现思路
因此，本专利技术的意图主要在于排除由于现有技术的限制及缺点所产生的一种或多种问题。本专利技术的目的在于提供一种，在形成衬垫氧化膜和衬垫氮化膜的堆叠结构以暴露隔离区域中的半导体衬底的工艺中，在邻近衬底表面的衬垫氧化膜和衬垫氮化膜的底部侧壁上形成尾形突出部分，并且在蚀刻半导体衬底时，使用突出部分作为抗蚀刻膜使沟槽的顶角形成为圆形，因此可以防止沟槽的电场集中于沟槽的顶角上，抑制漏电的产生，因而改善工艺的可靠性及器件的电学特性，同时由于沟槽的顶角为圆形，即使移除光致抗蚀剂图案，也可解决聚合物工艺的困难。本专利技术的其它好处、目的及特征将部分在以下的说明中提出，而部分地可由本领域技术人员在检验以下内容后更加了解，或可由实施本专利技术来学习到。本专利技术的目的及其它好处可由下文中的说明及权利要求，以及附图所特别指出的结构来实现及获得。为实现根据本专利技术意图的这些目的及其它优点(如本文所体现及广泛说明地)，根据本专利技术优选实施例，一种，其特征在于包括步骤在半导体衬底上顺序形成衬垫氧化膜和衬垫氮化膜；移除隔离区域上的衬垫氮化膜和衬垫氧化膜，从而在隔离区域的顶角处形成尾形的突出部分；蚀刻隔离区域的半导体衬底，同时使用突出部分作为抗蚀刻膜，以形成其顶角形成为圆形的沟槽；以及，用绝缘材料掩埋沟槽，然后移除半导体衬底上的衬垫氮化膜和衬垫氧化膜以形成隔离膜。在上述说明中，在移除隔离区域内的衬垫氮化膜后，可通过在移除衬垫氮化膜的时间的1至10％的时间段内使用CHF3气体实施过蚀刻工艺形成突出部分。或者，突出部分通过实施在移除衬垫氮化膜与衬垫氧化膜的蚀刻工艺中对氧化物具有高选择率的蚀刻工艺而形成。同时，蚀刻工艺使用CF4气体和CHF3气体作为蚀刻气体来实施，其中，CHF3气体供应得比CF4气体多，从而增大对氧化物的选择率。此时，CHF3气体和气体CF4气体的供应比率为2∶1至10∶1。此蚀刻工艺通过设定探测到衬垫氧化膜的氧化物成分时的时间点为结束点(EOP)而实施。而且，光致抗蚀剂图案形成于衬垫氮化膜上，以便界定隔离区域。此时，在移除隔离区域上的衬垫氮化膜和衬垫氧化膜后，在形成沟槽前移除光致抗蚀剂图案，从而防止光致抗蚀剂产生的聚合物影响用于形成沟槽的蚀刻工艺。形成沟槽的蚀刻工艺在移除衬垫氮化膜和衬垫氧化膜后在蚀刻室内就地立即实施，以便防止在隔离区域的半导体衬底上形成原生氧化膜。形成沟槽的蚀刻工艺可包括步骤对半导体衬底实施第一次蚀刻工艺，其工艺条件仅为对突出部分具有高选择率，以形成其顶角不为圆形的沟槽；以及，实施第二次蚀刻工艺，使用对突出部分具有低选择率的工艺条件的过蚀刻处理(PET)，以便在移除突出部分的同时在沟槽的顶角处形成蚀刻斜面，由此形成为圆形的沟槽。此时，对于突出部分和半导体衬底的蚀刻选择率通过调整蚀刻气体中HBr的气体流量而控制。第一次蚀刻工艺中，通过增加HBr气体的流量来仅蚀刻半导体衬底。在第二次蚀刻工艺中，通过相对减少HBr的气体流量来蚀刻沟槽的顶角及突出部分。在本专利技术的另一方面中，应理解，上述对本专利技术的一般性说明及以下的详细说明均为范例及说明性，意在提供如权利要求的专利技术的进一步解释。附图说明通过以下参考附图对本专利技术的优选实施例的详细说明，更能明了本专利技术的上述及其它目的、特征及优点，附图中图1A至1D为说明在半导体器件中形成隔离膜的传统方法的半导体器件的截面图；图2A至2E为说明在本专利技术优选实施例的半导体器件中形成隔离膜的方法的半导体器件的截面图；以及图3A和3B为说明形成图2C的沟槽的蚀刻工艺的实施例的半导体器件的截面图，其中，附图标记说明如下101 半导体衬底102 衬垫氧化膜103 衬垫氮化膜104 光致抗蚀剂图案105 沟槽 105a 沟槽的顶角106 隔离膜201 半导体衬底202 衬垫氧化膜203 衬垫氮化膜204 光致抗蚀剂图案205 沟槽205a 沟槽的顶角206 绝缘材料层207 隔离膜具体实施方式现将详细参考本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在半导体器件中形成隔离膜的方法，包括步骤在半导体衬底上顺序形成衬垫氧化膜和衬垫氮化膜；移除隔离区域上的衬垫氮化膜和衬垫氧化膜，从而在隔离区域的顶角处形成尾形突出部分；蚀刻隔离区域的半导体衬底，同时使用突出部分作为抗蚀刻膜，以形成其顶角形成为圆形的沟槽；以及用绝缘材料掩埋沟槽，然后移除半导体衬底上的衬垫氮化膜和衬垫氧化膜以形成隔离膜。2.如权利要求1所述的方法，其中在移除隔离区域内的衬垫氮化膜后，通过在移除衬垫氮化膜所用时间的1至10％的期间内使用CHF3气体实施过蚀刻工艺来形成突出部分。3.如权利要求1所述的方法，其中突出部分通过实施在移除衬垫氮化膜与衬垫氧化膜的蚀刻工艺中对氧化物具有高选择率的蚀刻工艺而形成。4.如权利要求3所述的方法，其中蚀刻工艺使用CF4气体和CHF3气体作为蚀刻气体来实施，其中，CHF3气体供应得比CF4气体多，从而增大对氧化物的选择率。5.如权利要求4所述的方法，其中CHF3气体与CF4气体的供应比率为2∶1至10∶1。6.如权利要求3所述的的方法，其中蚀刻工艺通过设定探测到衬垫氧化膜的氧化物成分时的时间点为结束点(EOP)而实施。7....

【专利技术属性】
技术研发人员：李圣勋，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：