【技术实现步骤摘要】
本专利技术有关一种自我对准浮置栅极的浅沟渠隔离结构的制造方法，特别是有关于一种具有自我对准浮置栅极的浅沟渠隔离结构的快闪存储器的制造方法。(2)
技术介绍
随着集成电路技术的高度发展，元件线宽日益缩小。因此浅沟渠隔离(ShallowTrench Isolation；STI)技术制作主动区域之间的绝缘结构，已逐渐普遍被采用。浅沟渠隔离的制造方法，常被应用于快闪存储器的制作，因为其所制作出的存储胞具有最小尺寸(Minimized Size)，可使得快闪存储器的分布具有较高的密度，以降低位元的成本。然而，此种快闪存储器因其浮置栅极层(Floating Gate)与浅沟渠转角(Shallow Trench Corner)重叠而产生的场增强效应(Field EnhancementEffect)的情况下，不可避免地将降低栅极氧化层的崩溃电压。为了改善此种现象，自我对准(Self-aligned)浮置栅极的浅沟渠隔离结构因而被提出。自我对准浮置栅极的浅沟渠隔离结构，因为使用相同的罩幕(Mask)以蚀刻浮置栅极及浅沟渠结构，所以彼此之间可形成自我对准的情况。因此消除了浮置栅极及...
【技术保护点】
【技术特征摘要】
1.一种自我对准浮置栅极的浅沟渠隔离结构的制造方法，其特征在于，至少包含下列步骤提供一基材，其中该基材上依序堆叠一穿遂氧化层、一多晶硅层，及一已图案化氮化硅层；使用该已图案化氮化硅层为一罩幕，蚀刻该多晶硅层至该穿遂氧化层时停止，并产生一牺牲层覆盖该多晶硅层的内侧；蚀刻该基材，至形成一浅沟渠；清除该牺牲层；氧化该浅沟渠的表面，形成一衬氧化层；及形成一沉积氧化层于该衬氧化层之上。2.如权利要求1所述的制造方法，其特征在于，所述的穿遂氧化层的厚度约为80埃至120埃之间。3.如权利要求1所述的制造方法，其特征在于，所述的多晶硅层的厚度约为400埃至1000埃之间。4.如权利要求1所述的制造方法，其特征在于，所述的已图案化氮化硅层的厚度约为1500埃至2500埃之间。5.如权利要求1所述的制造方法，其特征在于，所述的牺牲层系为高分子聚合物所形成，且该牺牲层的厚度约为50埃至300埃之间。6.如权利要求1所述的制造方法，其特征在于，所述的清除该牺牲层包含使用灰化制程及湿式清洗制程。7.如权利要求1所述的制造方法，其特征在于，所述的沉积氧化层包含使用高密度等离子体化学气相沉积制程形成。8.如权利要求1所述的制造方法，其特征在于，所述的浅沟渠为一阶梯形状，该浅沟渠的深度约为2500埃至4000埃之间。9.如权利要求1所述的制造方法，其特征在于，所述的衬氧化层的厚度约为100埃至300埃之间。10.一种自我对准浮置栅极的浅沟渠隔离结构的制造方法，其特征在于，至少包含下列步骤(1)提供一基材，其中该基材上依序堆叠一...
【专利技术属性】
技术研发人员：罗文勳，
申请(专利权)人：华邦电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。