【技术实现步骤摘要】
本专利技术涉及到一种浅槽(Shallow Trench；ST)与深槽(Deep Trench；DT)隔离(isolation)结构的制造方法，特别是涉及到一种结合化学机械抛光(Chemical Mechanical Polishing；CMP)法和其它沉积、光刻与蚀刻的工艺的制造方法，借以制造具有高平坦度表面的浅槽与深槽隔离结构。
技术介绍
金属氧化物半导体(Metal Oxide Semiconductor；MOS)晶体管是现在集成电路技术里最重要的一种基本电子元件。通常，一个完整的集成电路是由许多个金属氧化物半导体晶体管所组成。为了防止这些相邻的晶体管发生短路的现象，相邻的金属氧化物半导体晶体管间必须加入用来做电性隔离的隔离结构。近年来，半导体产业蓬勃发展，集成电路如今已发展到超大规模集成电路(Ultra Large Scale Integrated Circuit，ULSI)的领域。为了追求更高密度、高速度以及低功率消耗的集成电路，金属氧化物半导体元件必须不断的缩小。由于半导体元件的集成度增加，元件间的隔离结构也必须随着缩小，大幅增加元件隔离技术的困难度...
【技术保护点】
【技术特征摘要】
1.一种浅槽与深槽隔离结构的制造方法，至少包括提供一基材；于该基材上形成一浅槽，其中该基材上已形成有一第一介电层，并暴露出该浅槽；形成一第二介电层以填满该浅槽并覆盖该第一介电层，其中该第二介电层具有一厚度；平坦化该第二介电层直至约距离该第一介电层的上方一高度；在该基材中形成一深槽；形成共形的一第三介电层，借以覆盖该深槽的上表面及侧壁；形成一非导电层，借以填满该深槽和该浅槽；回蚀该非导电层直至约低于该基材的一上表面；去除该第三介电层的一部分，借以暴露出该第二介电层；于该非导电层上形成一第四介电层，并填满该深槽和该浅槽；平坦化该第四介电层和该第二介电层直至约与该基材的该上表面等平面；以及去除该第一介电层。2.根据权利要求1所述的浅槽与深槽隔离结构的制造方法，还至少包括于该浅槽的一底部和一侧壁形成一衬氧化层。3.根据权利要求1所述的浅槽与深槽隔离结构的制造方法，还至少包括于该第二介电层上形成具有一深槽图案的一硬掩膜层；以及以该硬掩膜层为掩膜，借以在该基材中形成该深槽。4.根据权利要求1所述的浅槽与深槽隔离结...
【专利技术属性】
技术研发人员：张冠纶，柳瑞兴，刘慈祥，江志民，蔡俊琳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。