【技术实现步骤摘要】
本专利技术涉及半导体
，尤其涉及一种半导体装置及其制造方法。
技术介绍
随着集成电路的发展及其集成度的提高，传统的基于单一晶体管的硅集成电路出现了很多问题，例如，晶体管数目和互连线的增多会产生信号延迟和串扰误差等诸多问题。神经元MOS晶体管(NeuronMOSFET，简写为neuMOS或vMOS)为解决集成电路中晶体管数目及互连线增多带来的问题提供了一种有效的途径。典型的vMOS中，多个输入信号由耦合电容耦合输入，通过导电将多个输入信号耦合，得到一个加权的电压值，当加权的电压值大于阈值电压时vMOS导通，否则vMOS不导通。
技术实现思路
本公开的一个实施例的目的在于提供一种新的碳纳米管神经元器件及其制造工艺，以整体上提升器件性能。根据本公开的一个实施例，提供了一种半导体装置，包括：衬底和位于所述衬底上的绝缘层；碳纳米管，位于所述绝缘层上方，所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别依次包括第一端部、沟道区和第二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相连，所述第一部分和所述第二部分具有不同的导电类型；在所述第一部分的沟道区和第一端部以及所述第二部分的沟道区和第一端部的表面包围有叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；其中，所述第一部分和所述第二部分连接处的叠层结构被部分去除以暴露所述第一...
【技术保护点】
一种半导体装置，包括：衬底和位于所述衬底上的绝缘层；碳纳米管，位于所述绝缘层上方，所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别依次包括第一端部、沟道区和第二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相连，所述第一部分和所述第二部分具有不同的导电类型；在所述第一部分的沟道区和第一端部以及所述第二部分的沟道区和第一端部的表面包围有叠层结构，所述叠层结构由内向外依次包括第一电介质层、导电材料层和第二电介质层；其中，所述第一部分和所述第二部分连接处的叠层结构被部分去除以暴露所述第一部分的第一端部和所述第二部分的第一端部；包围所述第一部分的沟道区的叠层结构的多个第一电极和包围所述第二部分的沟道区的叠层结构的多个第二电极，所述多个第一电极彼此间隔开，所述多个第二电极彼此间隔开；包围所述第一部分的第二端部的第三电极和包围所述第二部分的第二端部的第四电极；在所述第一部分的第一端部和第二部分的第一端部的连接处形成的第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述第一部分的第一端部和所述第二部分的第一端部，且所述被部分去除的叠层结构的导电材料层与所述第五电极绝...
【技术特征摘要】
1.一种半导体装置，包括：
衬底和位于所述衬底上的绝缘层；
碳纳米管，位于所述绝缘层上方，所述碳纳米管包括第一部分和第
二部分，所述第一部分和第二部分分别依次包括第一端部、沟道区和第
二端部；其中，所述第一部分的第一端部和所述第二部分的第一端部相
连，所述第一部分和所述第二部分具有不同的导电类型；
在所述第一部分的沟道区和第一端部以及所述第二部分的沟道区
和第一端部的表面包围有叠层结构，所述叠层结构由内向外依次包括第
一电介质层、导电材料层和第二电介质层；其中，所述第一部分和所述
第二部分连接处的叠层结构被部分去除以暴露所述第一部分的第一端
部和所述第二部分的第一端部；
包围所述第一部分的沟道区的叠层结构的多个第一电极和包围所
述第二部分的沟道区的叠层结构的多个第二电极，所述多个第一电极彼
此间隔开，所述多个第二电极彼此间隔开；
包围所述第一部分的第二端部的第三电极和包围所述第二部分的
第二端部的第四电极；
在所述第一部分的第一端部和第二部分的第一端部的连接处形成
的第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所述
第一部分的第一端部和所述第二部分的第一端部，且所述被部分去除的
叠层结构的导电材料层与所述第五电极绝缘；
其中，所述碳纳米管由所述第一电极、所述第二电极、所述第三电
极、所述第四电极、或所述第五电极支撑以位于所述绝缘层上方。
2.根据权利要求1所述的装置，其特征在于，
所述第一部分的第二端部相对于其第一端部和沟道区为重掺杂；
所述第二部分的第二端部相对于其第一端部和沟道区为重掺杂。
3.根据权利要求1所述的装置，其特征在于，还包括：
位于所述第一电极、第二电极、第五电极与所述绝缘层之间且从
下至上依次覆盖的第一电介质层、导电材料层以及第二电介质层。
4.根据权利要求1或3所述的装置，其特征在于，
所述导电材料层的材料包括多晶硅或金属；
所述第一电介质层和/或第二电介质层的材料包括高K电介质。
5.根据权利要求1所述的装置，其特征在于，
所述碳纳米管是通过金属催化剂与碳基化合物反应形成的。
6.根据权利要求5所述的装置，其特征在于，
所述碳基化合物包括甲烷、乙烯、乙炔、一氧化碳和苯中的一种
或多种；
所述金属催化剂包括铂、金、银、铜、镍中的一种或多种。
7.根据权利要求1或3所述的装置，其特征在于，
所述导电材料层的厚度范围为2-10nm；或
所述第一电介质层的厚度范围为1-3nm；或
所述第二电介质层的厚度范围为1-3nm；或
所述碳纳米管的长度范围为50-1000nm；或
所述多个第一电极彼此间隔开的距离为10-50nm；或
所述多个第二电极彼此间隔开的距离为10-50nm。
8.一种半导体装置的制造方法，其特征在于，所述方法包括：
提供衬底结构，所述衬底结构包括：衬底；位于衬底上的绝缘层；
位于绝缘层上的两个支撑垫；以及由所述两个支撑垫支撑的碳纳米管，
所述碳纳米管包括第一部分和第二部分，所述第一部分和第二部分分别
依次包括第一端部、中间部和第二端部；其中，所述第一部分的第一端
\t部和所述第二部分的第一端部相连，所述第一部分具有第一导电类型，
所述第二部分具有第二导电类型；
包围所述碳纳米管的表面形成叠层结构，所述叠层结构由内向外依
次包括第一电介质层、导电材料层和第二电介质层；
包围所述第一部分的中间部的叠层结构形成彼此间隔开的多个第
一电极，并且包围所述第二部分的中间部的叠层结构形成彼此间隔开的
多个第二电极；
包围所述第一部分的第二端部形成第三电极，并且包围所述第二部
分的第二端部形成第四电极；
在所述第一部分的第一端部和所述第二部分的第一端部的连接处
形成第五电极，所述第五电极包围被部分去除的叠层结构以及暴露的所
述第一部分的第一端部和所述第二部...
【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。