绝缘栅开关元件以及该绝缘栅开关元件的控制方法技术

半导体衬底(12)包括：第一导电型的第一半导体区(30)，其暴露于第一表面；第二导电型的主基区(42)，其在与所述第一半导体区相邻的位置暴露于所述第一表面；第二导电型的表面层基区(44)，其在与所述主基区相邻的位置暴露于所述第一表面，并具有比所述主基区的厚度小的厚度。栅电极(74)布置为跨于所述第一半导体区的上部、所述主基区的上部和所述表面层基区的上部。

【技术实现步骤摘要】

本专利技术涉及绝缘栅开关元件以及该绝缘栅开关元件的控制方法。
技术介绍
公开号为2011-187853的日本专利申请(JP 2011-187853A)公开了一种金属氧化物半导体场效应晶体管(MOSFET)。当阈值电压或更高的电压施加于该MOSFET的栅电极，在基区形成沟道。因此，载流子通过该沟道从源极区流向漏极区。于是，该MOSFET导通。当施加到栅电极的电压降低到低于阈值时，该沟道消失，并且载流子的流动停止。于是，该MOSFET关断。
技术实现思路
为降低导通电阻或类似的目的，MOSFET的源极区和漏极区之间的距离被减小。即，当MOSFET导通时，形成沟道的区域的长度(以下，有时被称为沟道长度)被减小。当该沟道长度进一步减小时，由于受到形成在漏极区和基区的交界面处的耗尽层的影响，MOSFET的栅极阈值降低。这种现象通常称为短沟道效应。由于短沟道效应的发生，很难将MOSFET的沟道长度减小到预定的长度或更短的长度。同样地，即使在绝缘栅双极型晶体管(IGBT)中，由于短沟道效应，很难将沟道长度(即，发射极区与漂移区之间的距离)减小到预定的长度或更短的长度。如上所述，根据相关的技术，在绝缘栅开关元件中，由于短沟道效应的发生，难以在保持较高栅极阈值的同时降低导通电阻。本专利技术提供了一种允许绝缘栅开关元件实现较高栅极阈值和较低导通电阻之间的兼容性的技术。根据本专利技术的一个方案，绝缘栅开关元件包括：包括第一表面和在所述第一表面的对侧的第二表面的半导体衬底；布置在该表面上的栅极绝缘膜；以及布置在所述栅极绝缘膜上的栅电极。所述半导体衬底包括：第一导电型的第一半导体区，其暴露于所述第一表面；第二导电型的主基区，其在与所述第一半导体区相邻的位置暴露于所述第一表面；第二导电型的表面层基区，其在与所述主基区相邻的位置暴露于所述第一表面，并具有比所述主基区的
厚度更小的厚度；以及第一导电型的第二半导体区，其在所述第二表面侧与所述表面层基区相接触并与所述第一半导体区分离。所述栅电极布置为跨于所述第一半导体区的上部、所述主基区的上部和所述表面层基区的上部。第一导电型和第二导电型其中一个是n型，另一个是p型。在绝缘栅开关元件是n沟道MOSFET的情况下，第一导电型为n型。在绝缘栅开关元件是p沟道MOSFET的情况下，第一导电型为p型。在绝缘栅开关元件是IGBT的情况下，第一导电型为n型。第一半导体区可以在被主基区环绕的状态下与主基区相接触。类似地，第二半导体区可以在被主基区环绕的状态下与主基区相接触。在本说明书中，区(例如，表面层基区和主基区)的厚度是指沿着半导体衬底的厚度方向测量的该区的尺寸。在根据该方案的绝缘栅开关元件中，当施加栅极电压时，在主基区和面向栅电极的表面层基区中形成沟道。当栅极电压增大时，沟道的厚度也增大。当表面层基区中的沟道的厚度达到表面层基区的厚度时，第一半导体区和第二半导体区通过该沟道彼此连通。当第一半导体区和第二半导体区通过沟道彼此连通时，电流在第一半导体区和第二半导体区之间流动。即，绝缘栅开关元件导通。由于第二半导体区与背面侧的表面层基区相接触，电流主要在垂直方向上(半导体衬底的厚度方向)在第二半导体区和表面层基区之间流动。因此，沟道的有电流流动的部分(即栅极绝缘膜)主要是主基区的表面层部分中的沟道。因此，主基区的表面层部分的长度(即第一半导体区和表面层基区之间的距离)为有效沟道长度。因此，通过减小主基区的表面层部分的长度，可以减小有效沟道长度，从而减小绝缘栅开关元件的导通电阻。此外，第二半导体区通过表面层基区与主基区的表面层部分相连。即，第二半导体区不直接与主基区的表面层部分相接触。因此，可以抑制耗尽层从第二半导体区向表面层部分的延伸。于是，短沟道效应可以被抑制。因此，在绝缘栅开关元件中，即使有效沟道长度(主基区的表面层部分的长度)被缩减，短沟道效应也不太可能发生，栅极阈值也不太可能降低。因此，根据该绝缘栅开关元件的结构，较高的栅极阈值和较低的导通电阻可以彼此兼容。附图说明本专利技术的示例性的实施例的特点、优点以及技术和工业的意义，将参考附图在下文说明，附图中相似的标号表示相似的元件，其中：图1为实例1的MOSFET 10的纵向剖面图；图2为实例1的MOSFET 10的表面层部分42a和表面层基区44的邻近区的放大的剖面图；图3A为当栅极电压为0V时沿图2的A-A线取的能带图；图3B为当栅极电压为0V时沿图2的B-B线取的能带图；图4A为当栅极电压为栅极阈值或更高时沿图2的A-A线取的能带图；图4B为当栅极电压为栅极阈值或更高时沿图2的B-B线取的能带图；图5为比较例的MOSFET的表面层部分42a的邻近区的放大的剖面图；图6为实例2的MOSFET的纵向剖面图；图7为实例3的MOSFET的纵向剖面图；图8为实例4的MOSFET的纵向剖面图；图9为实例5的MOSFET的纵向剖面图；图10为实例6的MOSFET的纵向剖面图；图11为实例7的MOSFET的纵向剖面图；图12为实例8的MOSFET的纵向剖面图；图13为示出了MOSFET的制造过程的纵向剖面图；图14为实例9的MOSFET的纵向剖面图；图15为实例10的MOSFET的纵向剖面图；图16为实例11的MOSFET的纵向剖面图；以及图17为改进例的IGBT的纵向剖面图。具体实施方式图1示出的实例1的MOSFET 10为N沟道MOSFET。MOSFET 10包括绝缘体上硅(SOI，silicon on insulator)衬底12。在下面的描述中，平行于SOI衬底12的表面12a的方向(图1的向右和向左的方向)称为x方向，平行于表面12a且垂直于x方向的方向称为y方向，SOI衬底12的厚度方向称为z方向。SOI衬底12包括支撑层(handle layer)18、埋氧层(box layer)16、以及器件层14。支撑层18由单晶硅形成。支撑层18暴露于SOI衬底12的背面12b。埋氧层16由氧化硅形成。埋氧层16层压在支撑层18上。器件层14由单晶硅形成。器件层14层压在埋氧层16上。器件层14通过埋氧层16而与支撑层18绝缘。此外，在SOI衬底12中，形成了延伸以穿透器件层
14的边界绝缘膜20。边界绝缘膜20从SOI衬底12的表面12a延伸到埋氧层16。器件层14被边界绝缘膜20划分为多个元胞区22。在每个由边界绝缘膜20限定的元胞区22中，形成MOSFET结构。在元胞区22中SOI衬底12的表面12a上，形成了硅局部氧化(LOCOS)膜70、栅极绝缘膜72、栅电极74、源电极76和漏电极78。栅极绝缘膜72是由氧化硅形成的绝缘膜。栅极绝缘膜72布置在表面12a上。栅极绝缘膜72不与两个边界绝缘膜20a和20b(它们在x方向限定了元胞区22的两端)中的任何一个相接触。栅电极74布置在栅极绝缘膜72上。栅电极74朝向器件层14的一面与器件层14之间插置了栅极绝缘膜72。栅电极74通过栅极绝缘膜72而与器件层14绝缘。源电极76形成在与栅极绝缘膜72相邻的位置。源电极76形成于栅极绝缘膜72和边界绝缘膜20b之间。源电极76在栅极绝缘膜72与边界绝缘膜20b之间的位置与器件层14相接触。LOCOS膜70为氧化硅形成的绝缘膜。LOCOS膜本文档来自技高网...

【技术保护点】
一种绝缘栅开关元件，其特征在于，包括：半导体衬底，其包括第一表面和在所述第一表面的对侧的第二表面；布置在所述第一表面上的栅极绝缘膜；以及布置在所述栅极绝缘膜上的栅电极，其中所述半导体衬底包括第一导电型的第一半导体区，其暴露于所述第一表面，第二导电型的主基区，其在与所述第一半导体区相邻的位置暴露于所述第一表面，第二导电型的表面层基区，其在与所述主基区相邻的位置暴露于所述第一表面，并且其厚度比所述主基区的厚度小，以及第一导电型的第二半导体区，其在所述第二表面侧与所述表面层基区相接触并与所述第一半导体区分离，并且所述栅电极布置为跨于所述第一半导体区的上部、所述主基区的上部和所述表面层基区的上部。

【技术特征摘要】
2015.04.22 JP 2015-0877491.一种绝缘栅开关元件，其特征在于，包括：半导体衬底，其包括第一表面和在所述第一表面的对侧的第二表面；布置在所述第一表面上的栅极绝缘膜；以及布置在所述栅极绝缘膜上的栅电极，其中所述半导体衬底包括第一导电型的第一半导体区，其暴露于所述第一表面，第二导电型的主基区，其在与所述第一半导体区相邻的位置暴露于所述第一表面，第二导电型的表面层基区，其在与所述主基区相邻的位置暴露于所述第一表面，并且其厚度比所述主基区的厚度小，以及第一导电型的第二半导体区，其在所述第二表面侧与所述表面层基区相接触并与所述第一半导体区分离，并且所述栅电极布置为跨于所述第一半导体区的上部、所述主基区的上部和所述表面层基区的上部。2.根据权利要求1所述的绝缘栅开关元件，其特征在于，所述表面层基区的厚度为20nm或更小。3.根据权利要求1所述的绝缘栅开关元件，其特征在于，所述表面层基区的厚度等于或小于当施加以高于栅极阈值的栅极电压时从所述栅极绝缘膜和所述主基区之间的界面起在所述主基区内延伸的沟道的厚度。4.根据权利要求1所述的绝缘栅开关元件，其特征在于，所述表面层基区的厚度等于或小于当施加以高于栅极阈值的栅极电压时所述主基区的费米能级与本征费米能级互相交叉的交点位置和所述栅极绝缘膜之间的区域的厚度。5.根据权利要求1-4中任一项所述的绝缘栅开关元件，其特征在于，进一步包括：端部绝缘膜，其与所述表面层基区的位于所述主基区对侧的端面相接触。6.根据权利要求5所述的绝缘栅开关元件，其特征在于，比所述表面层基区具有更高p型杂质浓度的高浓度表面层区布置在所述主基区的在所述第一半导体区和所述表面层基区之间暴露于所述第一表面的区域内的至少一部分中。7.根据权利要求5或6所述的绝缘栅开关元件，其特征在于，所述端面的整个区域与所述端部绝缘膜相接触。8.根据权利要求5或6所述的绝缘栅开关元件，其特征在于，所述端面的在所述第一表面侧的一部分与所述端部绝缘膜相接触。9.根据权利要求5-8中任一项所述的绝缘栅开关元件，其特征在于，所述栅电极布置为跨于所述第一半导体区的上部、所述主基区的上部、所述表面层基区的上部以及所述端部绝缘膜的...

【专利技术属性】
技术研发人员：石田崇，大川峰司，
申请(专利权)人：丰田自动车株式会社，
类型：发明
国别省市：日本;JP