包括晶体管的半导体器件制造技术

本发明专利技术涉及包括晶体管的半导体器件。一种半导体器件(1)，该半导体器件在具有第一主表面的半导体本体中包括晶体管(10)。晶体管(10)包括：第一导电类型的源极区域(201)；漏极区域(205)；第二导电类型的本体区域(230)，第二导电类型与第一导电类型不同；以及栅极电极(210)，该栅极电极设置于在与第一主表面平行的第一方向上延伸的栅极沟槽(212)中。本体区域(230)和漏极区域(205)沿着该第一方向而布置。本体区域(230)包括沿着该第一方向延伸的第一脊(220)，第一脊(220)设置在半导体本体中的相邻的栅极沟槽(212)之间。本体区域(230)还包括第二脊(221)。第二脊(221)的宽度大于第一脊(220)的宽度，这些宽度是在与该第一方向垂直的第二方向上测量的。

【技术实现步骤摘要】

本专利技术涉及半导体器件，并且具体来说，涉及包括晶体管的半导体器件。
技术介绍
通常用在汽车电子和工业电子装置中的功率晶体管应具有低导通状态阻抗(Ron·A)，同时保证高电压阻断能力。例如，MOS(“金属氧化物半导体”)功率晶体管应能够(取决于应用需求)阻断几十至几百或几千伏特的漏极至源极电压Vds。MOS功率晶体管典型地传导非常大的电流(在典型的大约2至20V的栅极-源极电压下其可以高达几百安培)。关于具有进一步改进的Ron·A特性的晶体管的概念指代横向功率FinFET(“包括鳍的场效应晶体管”)。横向功率FinFET利用更多的体硅来降低Ron，以使得Ron能与垂直沟槽MOSFET的Ron相比。在包括横向场板的晶体管中，由于场板的补偿作用，可以增加漂移区的掺杂浓度。本专利技术的目的在于提供包括具有改进属性的晶体管的半导体器件。根据本专利技术，以上目的通过根据独立权利要求的所要求保护的主题来实现。进一步的发展在从属权利要求中进行限定。
技术实现思路
根据实施例，一种半导体器件在具有第一主表面的半导体本体中包括晶体管。所述晶体管包括：第一导电类型的源极区域；漏极区域；第二导电类型的本体区域，所述第二导电类型与所述第一导电类型不同；以及栅极电极，所述栅极电极设置于在与所述第一主表面平行的第一方向上延伸的栅极沟槽中。所述源极区域、所述本体区域和所述漏极区域沿着所述第一方向而布置。所述本体区域包括沿着所述第一方向延伸的第一脊，所述第一脊设置在所述半导体本体中的相邻的栅极沟槽之间。所述本体区域还包括第二脊，所述第二脊的宽度大于所述第一脊的宽度，这些宽度是在与所述第一方向垂直的第二方向上测量的。根据另外的实施例，一种半导体器件在具有第一主表面的半导体本体中包括场效应晶体管阵列。所述场效应晶体管阵列包括：源极区域；漏极区域；本体区域；以及栅极电极，所述栅极电极设置于在与所述第一主表面平行的第一方向上延伸的第一栅极沟槽中。所述源极区域、所述本体区域和所述漏极区域沿着所述第一方向而布置。所述第一栅极沟槽设置在沿着第二方向的第一距离处，所述第二方向和与所述第一主表面平行的所述第一方向相垂直。所述半导体包括第二栅极沟槽，其中，所述第二栅极沟槽与所述第一栅极沟槽中相邻的一个第一栅极沟槽之间的第二距离大于所述第一距离。在阅读了下面的具体实施方式以及在查看了附图后，本领域技术人员将认识到额外的特征和优点。附图说明包括了附图以提供为对本专利技术的实施例的进一步理解，并且附图并入本说明书中并构成本说明书的一部分。附图示出了本专利技术的实施例并且结合描述来用于解释原理。将容易意识到本专利技术的其它实施例和想要的优点中的许多优点，这是因为其通过参照下面的具体实施方式会变得更好理解。附图的元件不必相对于彼此按比例绘制。类似的附图标记指示相对应的类似的部分。图1A示出了根据实施例的半导体器件的示例的水平横截面视图。图1B示出了半导体器件的横截面视图。图1C示出了半导体器件的进一步的横截面视图。图1D示出了半导体器件的一部分的进一步的横截面视图。图1E示出了根据另外的实施例的半导体器件的示例的水平横截面视图。图2A示出了根据另外的实施例的半导体器件的水平横截面视图。图2B示出了在图2A中示出的半导体器件的垂直横截面视图。图2C示出了根据另外的实施例的半导体器件的水平横截面视图。图3A示出了根据另外的实施例的半导体器件的水平横截面视图。图3B示出了在图3A中示出的半导体器件的垂直横截面视图。图3C示出了根据另外的实施例的半导体器件的水平横截面视图。图4A示出了根据另外的实施例的半导体器件的水平横截面视图。图4B示出了在图4A中示出的半导体器件的垂直横截面视图。图4C示出了根据另外的实施例的半导体器件的水平横截面视图。图5A示出了根据另外的实施例的半导体器件的水平横截面视图。图5B示出了在图5A中示出的半导体器件的垂直横截面视图。图5C示出了根据另外的实施例的半导体器件的水平横截面视图。具体实施方式在下面的具体实施方式中，参照了附图，附图形成具体实施方式的一部分并且在其中通过示例的方式示出了具体实施例，在具体实施例中可以实施本专利技术。鉴于此，参照被描述的图的方向使用了方向性术语诸如“顶部”、“底部”、“前”、“后”、“前面的”、“后面的”等。由于可以在若干不同的方向上放置本专利技术的实施例的部件，出于例示的目的而不是限制性方式来使用方向性术语。应当理解的是，可以使用其它实施例并且可以在没有脱离由权利要求限定的范围的情况下作出结构或逻辑变化。实施例的描述不是限制性的。特别地，在下文中所描述的实施例的元件可以与不同的实施例的元件进行组合。如本文所使用的，术语“具有”、“含有”、“包含”、“包括”等是指示陈述的元件或特征(但不排除另外的元件或特征)的存在的开放式术语。冠词“一”、“一个”以及“该”旨在包括复数和单数，除非上下文另外明确指出。如在本说明书中所使用的，术语“耦合”和/或“电耦合”并不意味着意指元件必须直接耦合在一起—可以在“耦合”或“电耦合”的元件之间提供中间元件。术语“电连接”旨在描述在电连接在一起的元件之间的低欧姆电连接。本说明书提及了半导体部分被掺杂的“第一”和“第二”导电类型的掺杂剂。第一导电类型可以是p型，而第二导电类型可以是n型，反之亦然。如通常所公知的，取决于源极区域和漏极区域的掺杂类型或极性，诸如金属氧化物半导体场效应晶体管(MOSFET)之类的绝缘栅极场效应晶体管(IGFET)可以是n沟道或p沟道MOSFET。例如，在n沟道MOSFET中，源极区域和漏极区域掺杂有n型掺杂剂。在p沟道MOSFET中，源极区域和漏极区域掺杂有p型掺杂剂。如将清晰地理解的，在本说明书的上下文中，掺杂类型可以是相反的。如果使用方向性语言描述了特定的电流路径，本说明书仅仅应理解为指示路径而非电流的极性，即，不管电流从源极流至漏极还是从漏极流至源极。附图还包括极性敏感的部件，例如，二极管。如将清晰地理解的，这些极性敏感的部件的特定布置作为示例而给出，并且可以是反向的(取决于第一导电类型意指n型还是p型)，以便实现所描述的功能。附图和说明书通过在掺杂类型“n”或“p”之后指示“-”或“+”示出了相对的掺杂浓度。例如，“n-”意指低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域意指具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或不同的绝对掺杂浓度。在附图和说明书中，为了更好的理解，经常讲掺杂部分指定为“p”或“n”掺杂。如将清晰地理解的，这种指示决不旨在是限制性的。掺杂类型可以是任意的，只要实现了所描述的功能。此外，在所有实施例中，掺杂类型可以是相反的。如在此说明书中使用的术语“横向”和“水平”旨在描述与半导体衬底或半导体本体的第一表面平行的方向。这可以是例如晶圆或管芯的表面。如在此说明书中使用的术语“垂直”旨在描述被布置为与半导体衬底或半导体本体的第一表面垂直的方向。在下面的描述中使用的术语“晶圆”、“衬底”、“半导体衬底”或“半导体本体”可以包括具有半导体表面的任何基于半导体的结构。晶圆和结构应理解为包括硅、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、掺杂的和未掺杂的半本文档来自技高网...

【技术保护点】
一种半导体器件(1)，所述半导体器件在具有第一主表面的半导体本体中包括晶体管(10)，所述晶体管(10)包括：第一导电类型的源极区域(201)；漏极区域(205)；第二导电类型的本体区域(230)，所述第二导电类型与所述第一导电类型不同；以及栅极电极(210)，所述栅极电极设置于在与所述第一主表面平行的第一方向上延伸的栅极沟槽(212)中，所述源极区域(201)、所述本体区域(230)和所述漏极区域(205)沿着所述第一方向而设置，所述本体区域(230)包括沿着所述第一方向延伸的第一脊(220)，所述第一脊(220)设置在所述半导体本体中的相邻的栅极沟槽(212)之间，所述本体区域(230)还包括第二脊(221)，所述第二脊(221)的宽度大于所述第一脊(220)的宽度，所述宽度是在与所述第一方向垂直的第二方向上测量的。

【技术特征摘要】
2015.04.14 DE 102015105632.11.一种半导体器件(1)，所述半导体器件在具有第一主表面的半导体本体中包括晶体管(10)，所述晶体管(10)包括：第一导电类型的源极区域(201)；漏极区域(205)；第二导电类型的本体区域(230)，所述第二导电类型与所述第一导电类型不同；以及栅极电极(210)，所述栅极电极设置于在与所述第一主表面平行的第一方向上延伸的栅极沟槽(212)中，所述源极区域(201)、所述本体区域(230)和所述漏极区域(205)沿着所述第一方向而设置，所述本体区域(230)包括沿着所述第一方向延伸的第一脊(220)，所述第一脊(220)设置在所述半导体本体中的相邻的栅极沟槽(212)之间，所述本体区域(230)还包括第二脊(221)，所述第二脊(221)的宽度大于所述第一脊(220)的宽度，所述宽度是在与所述第一方向垂直的第二方向上测量的。2.根据权利要求1所述的半导体器件(1)，其中，所述第一脊(220)的宽度d满足：d≤2x ld，其中ld表示在所述第一脊与所述栅极电极(210)之间的界面处形成的耗尽区的长度，并且所述第二脊的宽度b满足：b＞2x ld。3.根据权利要求1或2所述的半导体器件(1)，还包括与源极区域(201)相接触的源极接触部(202)，其中，所述第二脊(221)与所述源极接触部(202)相接触。4.根据权利要求1至3中的任一项所述的半导体器件(1)，其中，所述第二脊(221)设置在相邻的栅极沟槽(212)之间。5.根据前述权利要求中的任一项所述的半导体器件(1)，还包括所述本体区域(230)与所述漏极区域(205)之间的漂移区(206)。6.根据权利要求5所述的半导体器件(1)，还包括与所述漂移区(260)相邻的场板(250)。7.根据权利要求6所述的半导体器件(1)，其中，所述场板(250)设置在形成在所述第一主表面中的场板沟槽(252)中。8.根据权利要求5或6所述的半导体器件(1)，其中，所述场板(250)电连接至栅极端子(203)。9.根据权利要求5至8中的任一项所述的半导体器件(1)，其中，所述场板(250)的一部分延伸至所述本体区域(230)。10.根据权利要求5所述的半导体器件(1)，还包括设置在所述第一主表面中的场板沟槽(252)中并且在所述第一方向上延伸的场板(250)，所述场板沟槽(252)中的...

【专利技术属性】
技术研发人员：A·迈泽尔，T·施勒塞尔，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE