环栅场效应管的形成方法技术

一种环栅场效应管的形成方法，包括：提供包括第一区域、第二区域和第三区域的衬底；依次形成位于衬底表面的缓冲层、以及位于第二区域缓冲层表面的若干平行排列的牺牲层，所述牺牲层的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；依次形成位于缓冲层表面的沟道层、以及位于沟道层表面的半导体掺杂层；去除所述中间区的半导体掺杂层；去除所述牺牲层，暴露出所述缓冲层顶部表面；刻蚀去除所述第二区域的缓冲层，直至暴露出衬底表面；在所述暴露出的衬底表面形成覆盖剩余缓冲层侧壁表面的栅极结构，栅极结构环绕所述第二区域的沟道层，栅极结构还覆盖外围区的半导体掺杂层表面。本发明专利技术改善了形成的环栅场效应管的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种环栅场效应管的形成方法。
技术介绍
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，通常采用的措施为不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。为了不断提高电流的驱动能力且抑制短沟道效应，传统鳍式场效应管已经难以满足工艺节点不断减小的需求，因此环栅(GWR，Gate-Wrape-Around)场效应管的概念被提出，环栅场效应管的应用，能够获得更大的集成度，且有效的改善短沟道效应问题。然而，现有技术形成的环栅场效应管的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种环栅场效应管的形成方法，改善环栅场效应管的电学性能。为解决上述问题，本专利技术提供一种环栅场效应管的形成方法，包括：提供衬底，所述衬底包括沿第一方向依次排列的第一区域、第二区域和第三区域，所述第二区域包括中间区和位于中间区两侧的外围区，其中，所述中间区和外围区的排列方向与所述第一方向平行；依次形成位于所述衬底表面的缓冲层、以及位于第二区域缓冲层表面的若干平行排列的牺牲层，且所述牺牲层的排列方向与所述第一方向相互垂直；依次形成位于所述缓冲层表面的沟道层、以及位于所述沟道层表面的半导体掺杂层，所述沟道层覆盖所述牺牲层的部分侧壁表面，所述半导体掺杂层覆盖所述牺牲层的部分侧壁表面；去除所述中间区的半导体掺杂层，保留所述外围区、第一区域和第三区域的半导体掺杂层；去除所述牺牲层，暴露出所述缓冲层顶部表面；刻蚀去除所述第二区域的缓冲层，直至暴露出衬底表面；在所述暴露出的衬底表面形成覆盖剩余缓冲层侧壁表面的栅极结构，所述栅极结构环绕所述第二区域的沟道层，所述栅极结构还覆盖外围区的半导体掺杂层表面。可选的，在刻蚀去除所述第二区域的缓冲层的同时，还刻蚀去除第一区域部分宽度的缓冲层以及第三区域部分宽度的缓冲层。可选的，所述栅极结构还覆盖第一区域部分半导体掺杂层表面以及第三区域部分半导体掺杂层表面。可选的，位于所述衬底表面的栅极结构侧壁与位于所述半导体掺杂层顶部表面的栅极结构侧壁齐平。可选的，所述衬底为InP衬底；所述缓冲层的材料为InP。可选的，所述沟道层的材料为III-V族元素化合物材料。可选的，所述III-V族元素化合物材料为InGaAs、GaAs、InAs或InSb。可选的，采用金属有机气相外延工艺形成所述沟道层；采用金属有机气相外延工艺形成所述半导体掺杂层。可选的，所述半导体掺杂层的材料为N型掺杂的InGaAs；或者，所述半导体掺杂层的材料为P型掺杂的InGaAs。可选的，所述缓冲层的厚度为10埃至50埃，所述沟道层的厚度为10埃至300埃，所述半导体掺杂层的厚度为10埃至100埃。可选的，在所述沟道层与所述半导体掺杂层之间还形成有刻蚀阻挡层。可选的，所述刻蚀阻挡层的材料为InP。可选的，所述牺牲层的材料为金属有机材料。可选的，所述牺牲层的材料为环烷酸锆、环烷酸镍、环烷酸钨或环烷酸钛。可选的，在形成所述沟道层之前，还包括步骤：对所述牺牲层进行氢化处理，减小牺牲层的线边缘粗糙度。可选的，所述氢化处理的工艺参数包括：H2流量为100sccm至1000sccm，腔室压强为0.1atm至2atm，腔室温度为100摄氏度至1000摄氏度，处理时长为10分钟至5小时。可选的，去除所述中间区的半导体掺杂层的工艺步骤包括：在所述第一区域和第三区域的半导体掺杂层顶部表面形成图形层，且所述图形层还位于外围区的半导体掺杂层顶部表面；以所述图形层为掩膜，刻蚀去除所述中间区的半导体掺杂层；去除所述图形层。可选的，所述栅极结构包括：栅介质层以及位于栅介质层表面的栅电极层。可选的，所述栅介质层的材料为氧化硅、氮化硅或高k栅介质材料。可选的，所述栅电极层的材料为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN或WSi。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的环栅场效应管的形成方法的技术方案中，在第二区域缓冲层表面形成若干平行排列的牺牲层，且所述牺牲层的排列方向与第一区域、第二区域和第三区域的排列方向相互垂直；接着，依次形成位于缓冲层表面的沟道层、以及位于沟道层表面的半导体掺杂层，所述沟道层覆盖牺牲层的部分侧壁表面，半导体掺杂层覆盖牺牲层的部分侧壁表面；去除中间区的半导体掺杂层，保留外围区、第一区域和第三区域的半导体掺杂层，以形成环栅场效应管的源区和漏区；去除牺牲层，暴露出缓冲层顶部表面；刻蚀去除所述第二区域的缓冲层，直至暴露出衬底表面；在所述暴露出的衬底表面形成覆盖剩余缓冲层侧壁表面的栅极结构，所述栅极结构环绕所述第二区域的沟道层，所述栅极结构还覆盖第二区域的半导体掺杂层表面。本专利技术中，在相邻牺牲层之间形成沟道层之后去除牺牲层，第二区域的沟道层(即沟道区)由相邻牺牲层确定，因此，本专利技术中沟道区未经历刻蚀工艺，避免了刻蚀工艺引入的图形传递偏差的问题，使得本专利技术中沟道区的位置精确度和形貌精确度较高，还避免了刻蚀工艺对沟道区造成的刻蚀损伤问题，从而提高环栅场效应管的电学性能。进一步，在刻蚀去除第二区域的缓冲层的同时，还刻蚀去除第一区域部分宽度的缓冲层以及第三区域部分宽度的缓冲层，因此第一区域部分宽度的沟道层底部表面以及第三区域部分宽度的沟道层底部表面被暴露出来，使得栅极结构与沟道层的接触面积增加，即，增加了沟道区与栅极结构的接触面积，从而提高栅极结构对沟道区的控制能力，进一步改善环栅场效应管的电学性能。进一步，本专利技术中，沟道层的材料为InGaAs，使得环栅场效应管的沟道区的材料为III-V族材料，因此沟道区内载流子迁移率高，从而进一步提高环栅场效应管的电学性能。更进一步，本专利技术中，牺牲层的材料为金属有机材料，使得牺牲层能够通过曝光工艺以及显影工艺直接形成，避免了刻蚀工艺引入的图形传递偏差的问题，使得形成的牺牲层的位置精确度和形貌精确度较高，进而使得沟道区具有较高的位置精确度和形貌精确度。并且，在对牺牲层进行氢化处理之后，能够减小牺牲层的线边缘粗糙度，相应使得本专利技术中形成的沟道区也具有较小的线边缘粗糙度，进一步提高沟道区的形貌精确度，从而进一步改善环栅场效应管的电学性能。附图说明图1至图19为本专利技术一实施例提供的环栅场效应管形成过程的结构示意图。具本文档来自技高网...

【技术保护点】
一种环栅场效应管的形成方法，其特征在于，包括：提供衬底，所述衬底包括沿第一方向依次排列的第一区域、第二区域和第三区域，所述第二区域包括中间区和位于中间区两侧的外围区，其中，所述中间区和外围区的排列方向与所述第一方向平行；依次形成位于所述衬底表面的缓冲层、以及位于第二区域缓冲层表面的若干平行排列的牺牲层，且所述牺牲层的排列方向与所述第一方向相互垂直；依次形成位于所述缓冲层表面的沟道层、以及位于所述沟道层表面的半导体掺杂层，所述沟道层覆盖所述牺牲层的部分侧壁表面，所述半导体掺杂层覆盖所述牺牲层的部分侧壁表面；去除所述中间区的半导体掺杂层，保留所述外围区、第一区域和第三区域的半导体掺杂层；去除所述牺牲层，暴露出所述缓冲层顶部表面；刻蚀去除所述第二区域的缓冲层，直至暴露出衬底表面；在所述暴露出的衬底表面形成覆盖剩余缓冲层侧壁表面的栅极结构，所述栅极结构环绕所述第二区域的沟道层，所述栅极结构还覆盖外围区的半导体掺杂层表面。

【技术特征摘要】
1.一种环栅场效应管的形成方法，其特征在于，包括：提供衬底，所述衬底包括沿第一方向依次排列的第一区域、第二区域和第三区域，所述第二区域包括中间区和位于中间区两侧的外围区，其中，所述中间区和外围区的排列方向与所述第一方向平行；依次形成位于所述衬底表面的缓冲层、以及位于第二区域缓冲层表面的若干平行排列的牺牲层，且所述牺牲层的排列方向与所述第一方向相互垂直；依次形成位于所述缓冲层表面的沟道层、以及位于所述沟道层表面的半导体掺杂层，所述沟道层覆盖所述牺牲层的部分侧壁表面，所述半导体掺杂层覆盖所述牺牲层的部分侧壁表面；去除所述中间区的半导体掺杂层，保留所述外围区、第一区域和第三区域的半导体掺杂层；去除所述牺牲层，暴露出所述缓冲层顶部表面；刻蚀去除所述第二区域的缓冲层，直至暴露出衬底表面；在所述暴露出的衬底表面形成覆盖剩余缓冲层侧壁表面的栅极结构，所述栅极结构环绕所述第二区域的沟道层，所述栅极结构还覆盖外围区的半导体掺杂层表面。2.如权利要求1所述的环栅场效应管的形成方法，其特征在于，在刻蚀去除所述第二区域的缓冲层的同时，还刻蚀去除第一区域部分宽度的缓冲层以及第三区域部分宽度的缓冲层。3.如权利要求2所述的环栅场效应管的形成方法，其特征在于，所述栅极结构还覆盖第一区域部分半导体掺杂层表面以及第三区域部分半导体掺杂层表面。4.如权利要求1或3所述的环栅场效应管的形成方法，其特征在于，位于所述衬底表面的栅极结构侧壁与位于所述半导体掺杂层顶部表面的栅极结构侧壁齐平。5.如权利要求1所述的环栅场效应管的形成方法，其特征在于，所述衬底为InP衬底；所述缓冲层的材料为InP。6.如权利要求1所述的环栅场效应管的形成方法，其特征在于，所述沟道层的材料为III-V族元素化合物材料。7.如权利要求6所述的环栅场效应管的形成方法，其特征在于，所述III-V族元素化合物材料为InGaAs、GaAs、InAs或InSb。8.如权利要求1所述的环栅场效应管的形成方法，其特征在于，采用金属有机气相外延工艺形成所述沟道层；采用金属有机气相外延工艺形成所述半导体掺杂层。9.如权利要求1所述的环栅场效应管的形成方...

【专利技术属性】
技术研发人员：张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31