【技术实现步骤摘要】
本专利技术涉及半导体集成电路制造分析领域，特别是指一种栅极缺陷的电压衬度分析方法。
技术介绍
当电子束(离子束)扫描样品表面时，会与表面产生非弹性碰撞，并放射出一些低能(≤50eV)的二次电子。这些电子一般仅能离开表面30nm以内，利用侦测器前端外加几百伏特的电压将这些二次电子吸收并成像。样品表面的电位会影响二次电子的产率，电位越高放射二次电子量越少，电位越低放射量越多，利用此电压衬度像(VC:Voltage Contrast)可以判断连接线(包括金属、多晶、接触孔等)的短路与断路。实际应用中，一般采用低压电子束或者高压离子束进行电压衬度实验，此时浮栅以及其连接孔显示为暗。如图1所示，若浮空的多晶硅栅极之间存在短路，因为两者在电压衬度下均表现为暗，所以此种状态下电压衬度无法发现异常。
技术实现思路
本专利技术所要解决的技术问题是提供一种栅极缺陷的电压衬度分析方法，能找出浮空的栅极的异常短路。为解决上述问题，本专利技术所述的栅极缺陷的电压衬度分析方法，包含如下的步骤：步骤一，对样品芯片进行研磨，研磨至接触孔层次；步骤二，采用低压电子束或高压离子束产生初始电压衬度像；步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔；步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，再进行步骤二，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。所述步骤一中，研磨保留的层间膜厚度以不露出栅极为限，残留的层间膜厚度在50nm以上。所述步骤四中，铂金属条采用1000pA束流生长长度为0.2～10μm、宽度0.2～10μm、厚度0....
【技术保护点】
一种栅极缺陷的电压衬度分析方法，其特征在于：包含的步骤为：步骤一，对样品芯片进行研磨，研磨至接触孔层次；步骤二，采用低压电子束或高压离子束产生初始电压衬度像；步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔；步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，再进行步骤二，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。
【技术特征摘要】
1.一种栅极缺陷的电压衬度分析方法，其特征在于：包含的步骤为：步骤一，对样品芯片进行研磨，研磨至接触孔层次；步骤二，采用低压电子束或高压离子束产生初始电压衬度像；步骤三，根据电压衬度图，寻找距离怀疑区域最近的发亮的接触孔；步骤四，在表面生长铂金属条，将发亮的接触孔与附近的初始电压衬度像结果为暗的接触孔连接，再进行步骤二，找出目标孔附近若有接触孔从暗变亮，则找到了相邻短路的位置。2.如权利要求1...
【专利技术属性】
技术研发人员：马香柏，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。