绝缘栅型半导体装置的制造方法及绝缘栅型半导体装置制造方法及图纸

使绝缘栅型半导体装置高耐压化。一种制造在表面电极和背面电极之间进行开关的绝缘栅型半导体装置的方法，具有：向栅极沟槽的底面注入第一第二导电型杂质并使注入的第一第二导电型杂质扩散的工序、以及向外周沟槽的底面注入第二第二导电型杂质并使注入的第二第二导电型杂质扩散的工序。

【技术实现步骤摘要】
【国外来华专利技术】(关联申请的相互参照)本申请是2013年12月26日申请的日本专利申请特愿2013-269264的关联申请，且要求基于该日本专利申请的优先权，并援引该日本专利申请中记载的全部的内容作为构成本说明书的内容。
本说明书所公开的技术涉及一种绝缘栅型半导体装置。
技术介绍
在日本专利公开2008-135522号公报(以下，称为专利文献1)中，公开了一种绝缘栅型半导体装置，其具有形成有MOS结构的元件区以及该区周围的外周区。在元件区内形成有多个栅极沟槽，并在栅极沟槽内形成有栅极绝缘膜及栅电极。在露出于栅极沟槽的底面的范围内，形成有p型的底面围绕区(以下，称为元件部底面围绕区)。在外周区内，以包围元件区的方式而形成有多条沟槽，并在各沟槽内填充有绝缘层。在于外周区的各沟槽的底面上露出的范围内，形成有p型的底面围绕区(以下，称为外周部底面围绕区)。当MOSFET关闭时，在元件区内，耗尽层从元件部底面围绕区向漂移区内延展。由此，促进元件区内的漂移区的耗尽化。此外，在外周区内，耗尽层从外周部底面围绕区向漂移区内延展。由此，促进外周区内的漂移区的耗尽化。因此，使绝缘栅型半导体装置的耐压提高。
技术实现思路
专利技术所要解决的课题在专利文献1的绝缘栅型半导体装置中，在元件区内，耗尽层大致同时从各元件部底面围绕区延展。因此，由于被夹在两个元件部底面围绕区之间的部分的漂移区从两侧起进行耗尽化，因而容易被耗尽化。与此相对，在外周区内，当从元件区延展的耗尽层到达外周区内的起始的外周部底面围绕区
(与元件区最接近的外周部底面围绕区)时，耗尽层从起始的外周部底面围绕区朝向第二个外周部底面围绕区(从元件区向第二个外周部底面围绕区)延伸。在耗尽层到达第二个外周部底面围绕区时，耗尽层从第二个外周部底面围绕区朝向第三个外周部底面围绕区延伸。如此，耗尽层经由各外周部底面围绕区而依次延展。因此，在被夹于两个外周部底面围绕区之间的部分的漂移区内，仅从一侧进行耗尽化。因此，外周区难以被耗尽化。因此，希望实现外周区的进一步的高耐压化。用于解决课题的方法在本说明书所公开的制造方法中，制造一种绝缘栅型半导体装置，其具有：半导体基板；表面电极，其被形成在所述半导体基板的表面上；背面电极，其被形成在所述半导体基板的背面，并且，所述绝缘栅型半导体装置在所述表面电极和所述背面电极之间进行开关。所述绝缘栅型半导体装置具有：第一导电型的第一区，其与所述表面电极连接；第二导电型的第二区，其与所述第一区相接；第一导电型的第三区，其通过所述第二区而与所述第一区分离；多个栅极沟槽，其被形成在所述半导体基板的所述表面上，并贯穿所述第二区而到达所述第三区；栅极绝缘膜以及栅电极，所述栅极绝缘膜以及所述栅电极被配置在所述栅极沟槽内；第二导电型的第四区，其被形成在露出于所述栅极沟槽的底面的范围内；多个外周沟槽，所述多个外周沟槽在所述第二区的外侧的区域内被形成在所述半导体基板的所述表面上；绝缘层，其被配置在所述外周沟槽内；第二导电型的第五区，其被形成在于所述外周沟槽的底面上露出的范围内。该制造方法包括：形成所述栅极沟槽的工序、形成所述外周沟槽的工序、通过向所述栅极沟槽的底面注入第一p型杂质并使注入的所述第一p型杂质扩散从而形成所述第四区的工序、通过向所述外周沟槽的底面注入第二p型杂质并使注入的所述第二p型杂质扩散从而形成所述第五区的工序。形成所述第五区的工序中的所述第二p型杂质的扩散系数大于形成所述第四区的工序中的所述第一p型杂质的扩散系数。另外，对于栅极沟槽和外周沟槽，可以先形成任何一个。此外，对于朝向栅极沟槽的底面的杂质的注入与朝向外周沟槽的底面的杂质的注入，可以先实施任何一个。此外，对于向栅极沟槽的底面注入的杂质的扩散与向外周沟槽的底面注入的杂质的扩散，既可以先实施任何一个，也可以同时实施二者。在该方法中，形成第五区的工序中的第二p型杂质的扩散系数较大。因此，通过使第二p型杂质向更广的范围扩散，从而能够形成宽度更宽的第五区。因此，能够缩小各个第五区之间的间隔，使这些间隔更容易被耗尽化。因此，根据该方法，能够使外周部的耐压提高。另一方面，形成第四区的工序中的第一p型杂质的扩散系数较小。因此，第一p型杂质的扩散范围缩小，由此而使第四区的宽度缩小。通过以这种方式缩小第四区的宽度，从而能够确保各个第四区之间的间隔(即，电流路径)较宽。由此，能够降低绝缘栅型半导体装置的导通电压。在上述的方法中，可以采用如下方式，即，所述第一p型杂质为与所述第二p型杂质不同的元素。此外，在上述的方法中，可以采用如下方式，即，所述第一p型杂质和所述第二p型杂质为硼，在形成所述第四区的所述工序中，向所述栅极沟槽的底面注入硼和碳。通过这些方法中的任意一种方法，均能够将形成第五区的工序中的第二p型杂质的扩散系数设为大于形成第四区的工序中的第一p型杂质的扩散系数。此外，在上述的任意一种方法中，也可以采用如下方式，即，在形成所述第五区的所述工序中，向所述外周沟槽的底面注入所述第二p型杂质以及第三p型杂质，所述第三p型杂质与所述第二p型杂质相比，在形成所述第四区的工序中的扩散系数较小。此外，在上述的任意一种方法中，也可以采用如下方式，即，在形成所述第五区的所述工序中，以使构成所述外周沟槽的底面的半导体层的至少一部分发生非结晶化的浓度来注入所述第二p型杂质。此外，在上述的任意一种方法中，也可以采用如下方式，即，在形成所述第五区的所述工序中，以1×1018atoms/cm3以上的浓度向所述外周沟槽的底面注入所述第二p型杂质。通过这些方法中的任意一种方法，能够将第五区中的外周沟槽的底面周边的区的p型杂质浓度提高。由此，能够对在外周沟槽的底面附近产生较高的电场的情况进行抑制。在上述的任意一种方法中，也可以采用如下方式，即，各个所述第五区之间的间隔在各个所述各第四区之间的间隔的二分之一以下。根据这种结构，会先于外周部而在元件部处产生雪崩击穿。由于元件部的雪崩耐量较高，因此通过在元件部中先产生雪崩击穿，从而提高绝缘栅型半导体装置的耐压。此外，本说明书提出了一种新的绝缘栅型半导体装置。该绝缘栅型半导体装置具有：半导体基板；表面电极，其被形成在所述半导体基板的表面上；背面电极，其被形成在所述半导体基板的背面上，并且，所述绝缘栅型半导体装置在所述表面电极和所述背面电极之间进行开关。该绝缘栅型半导体装置还具有：第一导电型的第一区，其与所述表面电极连接；第二导电型的第二区，其与所述第一区相接；第一导电型的第三区，其通过所述第二区而从所述第一区分离；多个栅极沟槽，所述多个栅极沟槽被形成在所述半导体基板的所述表面上，并贯穿所述第一区和所述第二区，到达所述第三区；栅极绝缘膜以及栅电极，所述栅极绝缘膜以及所述栅电极被配置在所述栅极沟槽内；第二导电型的第四区，其被形成在于所述栅极沟槽的底面上露出的范围内；多个外周沟槽，所述多个外周沟槽在与所述第二区不相接的位置处被形成在所述半导体基板的所述表面上；绝缘层，其被配置在所述外周沟槽内；第二导电型的第五区，其被形成在露出于所述外周沟槽的底面的范围内。所述第五区的宽度宽于所述第四区的宽度。可以采用如下方式，即，被包含在所述第四区内的第二导电型杂质为，与被包含在所述第五区内的第二导电型杂质不同的元素本文档来自技高网...

【技术保护点】
一种方法，其为制造绝缘栅型半导体装置的方法，所述绝缘栅型半导体装置具有：半导体基板；表面电极，其被形成在所述半导体基板的表面上；背面电极，其被形成在所述半导体基板的背面，并且，所述绝缘栅型半导体装置在所述表面电极和所述背面电极之间进行开关，其中，所述绝缘栅型半导体装置具有：第一导电型的第一区，其与所述表面电极连接；第二导电型的第二区，其与所述第一区相接；第一导电型的第三区，其通过所述第二区而与所述第一区分离；多个栅极沟槽，其被形成在所述半导体基板的所述表面上，并贯穿所述第二区而到达所述第三区；栅极绝缘膜以及栅电极，所述栅极绝缘膜以及所述栅电极被配置在所述栅极沟槽内；第二导电型的第四区，其被形成在于所述栅极沟槽的底面上露出的范围内；多个外周沟槽，所述多个外周沟槽在所述第二区的外侧的区域内被形成在所述半导体基板的所述表面上；绝缘层，其被配置在所述外周沟槽内；第二导电型的第五区，其被形成在于所述外周沟槽的底面上露出的范围内，所述方法具有：形成所述栅极沟槽的工序；形成所述外周沟槽的工序；通过向所述栅极沟槽的底面注入第一第二导电型杂质，并使注入的所述第一第二导电型杂质扩散，从而形成所述第四区的工序；通过向所述外周沟槽的底面注入第二第二导电型杂质，并使注入的所述第二第二导电型杂质扩散，从而形成所述第五区的工序，形成所述第五区的工序中的所述第二第二导电型杂质的扩散系数大于形成所述第四区的工序中的所述第一第二导电型杂质的扩散系数。...

【技术特征摘要】
【国外来华专利技术】2013.12.26 JP 2013-2692641.一种方法，其为制造绝缘栅型半导体装置的方法，所述绝缘栅型半导体装置具有：半导体基板；表面电极，其被形成在所述半导体基板的表面上；背面电极，其被形成在所述半导体基板的背面，并且，所述绝缘栅型半导体装置在所述表面电极和所述背面电极之间进行开关，其中，所述绝缘栅型半导体装置具有：第一导电型的第一区，其与所述表面电极连接；第二导电型的第二区，其与所述第一区相接；第一导电型的第三区，其通过所述第二区而与所述第一区分离；多个栅极沟槽，其被形成在所述半导体基板的所述表面上，并贯穿所述第二区而到达所述第三区；栅极绝缘膜以及栅电极，所述栅极绝缘膜以及所述栅电极被配置在所述栅极沟槽内；第二导电型的第四区，其被形成在于所述栅极沟槽的底面上露出的范围内；多个外周沟槽，所述多个外周沟槽在所述第二区的外侧的区域内被形成在所述半导体基板的所述表面上；绝缘层，其被配置在所述外周沟槽内；第二导电型的第五区，其被形成在于所述外周沟槽的底面上露出的范围内，所述方法具有：形成所述栅极沟槽的工序；形成所述外周沟槽的工序；通过向所述栅极沟槽的底面注入第一第二导电型杂质，并使注入的所述第一第二导电型杂质扩散，从而形成所述第四区的工序；通过向所述外周沟槽的底面注入第二第二导电型杂质，并使注入的所述第二第二导电型杂质扩散，从而形成所述第五区的工序，形成所述第五区的工序中的所述第二第二导电型杂质的扩散系数大于形成所述第四区的工序中的所述第一第二导电型杂质的扩散系数。2.如权利要求1所述的方法，其中，所述第一第二导电型杂质为与所述第二第二导电型杂质不同的元素。3.如权利要求1所述的方法，其中，所述第一第二导电型杂质和所述第二第二导电型杂质为硼，在形成所述第四区的所述工序中，向所述栅极沟槽的底面注入硼和碳。4.如权利要求1至3中的任意一项所述的方法，其中，在形成所述第五区的所述工序中，向所述外周沟槽的底面注入所述第二第二导电型杂质以及第三第二导电型杂质，所述第三第二导电型杂质与所述第二第二导电型杂质相比而在形成所述第四区的工序中的扩散系数较小。5.如权利要求1至4中的任意一项所述的方法，其中，在形成所述第五区的所述工序中，以如下浓度注入所述第二第二导电型杂质，所述浓度为，使构成所述外周沟槽的底面的半导体层的至少一部分发生非结晶化的浓度。6.如权利要求1至5中的任意一项...

【专利技术属性】
技术研发人员：斋藤顺，藤原広和，池田知治，渡边行彦，山本敏雅，
申请(专利权)人：丰田自动车株式会社，
类型：发明
国别省市：日本;JP