半导体封装制造技术

本发明专利技术公开了一半导体封装，包括一半导体芯片，具有一主动面，其中至少一接垫设置在所述半导体芯片的所述主动面上；一成型模料，覆盖住所述半导体芯片的除了所述主动面的其他部分，其中所述成型模料具有一与所述半导体芯片的所述主动面等高的一上表面；一重布线层，直接位于所述成型模料的所述上表面与所述半导体芯片的所述主动面上；以及一翘曲控制切痕，切入所述成型模料中，并且靠近所述半导体芯片。

【技术实现步骤摘要】

本专利技术概括而言是涉及芯片封装领域，特别是涉及扇出(fan out)晶圆级封装(wafer level packaging)技术。
技术介绍
目前，在芯片封装工艺中，常见将集成电路(IC)上的接垫重新布线分配进一步扇出(fan out)的作法。一般而言，是通过重布线工艺制作一重布层(RDL)，将集成电路周围区域的接垫再次布线分配，转换为间距较宽的焊接凸块阵列。上述方法得到所谓的扇出晶圆级封装，其焊接凸块阵列的凸块间距较集成电路上的接垫间距宽，因此容易整合到电子装置及较大的芯片封装中。本领域技术人员所熟知的晶圆级封装工艺中，集成电路背面通常会覆盖一层相对较厚的成型模料。此成型模料的热膨胀系数(CTE)与集成电路和基底不同，除了容易导致封装翘曲变形，也使得封装整体的厚度增加。上述翘曲问题在大尺寸的晶圆上更是严重，影响到晶圆级封装工艺良率。有鉴于此，业界仍需一个改良的晶圆级封装方法，可以解决上述先前技术面临的问题。
技术实现思路
本专利技术的目的在于提供一半导体封装，可以减少或抑制晶圆或封装发生翘曲的情况，因而具有更好的可靠度。根据本专利技术所提供的半导体封装，包括一半导体芯片，具有一主动面，其中至少一接垫设置在所述半导体芯片的所述主动面上；一成型模料，覆盖住所述半导体芯片的除了所述主动面的其他部分，其中所述成型模料具有一与所述半导体芯片的所述主动面等高的一上表面；一重布线层，直接位于所述成型模料的所述上表面与所述半导体芯片的所述主动面上；以及一翘曲控
制切痕，切入所述成型模料中，并且靠近所述半导体芯片。根据本专利技术一实施例，所述重布线层将所述接垫重新布设到一位于所述半导体芯片面积边缘外的扇出接垫。所述重布线层包括至少一介电层。所述介电层填入翘曲控制切痕中。根据本专利技术另一实施例，所述翘曲控制切痕切入所述成型模料相对于所述上表面的一下表面。所述翘曲控制切痕并未使所述半导体芯片暴露出来。毋庸置疑的，所述领域的技术人士读完接下来本专利技术优选实施例的详细描述与附图后，均可了解本专利技术的目的。附图说明图1到图5为实施例一的示意性剖面图，说明制作一扇出晶圆级封装的方法，其中：图4A说明翘曲控制切痕仅位于成型模料的上表面；图4B说明翘曲控制切痕位于成型模料的上表面和下表面；图4C说明翘曲控制切痕仅位于成型模料的下表面。图6A说明本专利技术实施例二的切割道区域和成型模料中的翘曲控制切痕。图6B说明本专利技术实施例三的切割道区域、成型模料的外围环型结构和翘曲控制切痕。图7A到图7C为平面图，例示一些成型模料下表面的翘曲控制切痕图形。图8到图10说明本专利技术实施例四，为优先制作重布线层(RDL-first process)的扇出晶圆级封装工艺方法。其中，附图标记说明如下：4 载体6 黏合带10 半导体芯片11 主动面12 上表面13 下表面80 周围环型结构100 扇出晶圆级封装110 成型模料116 重布线层118 介电层120 输入/输出接垫122 电性连接线124 第二介电层128 重布层接触垫130 焊接凸块216 重布层222 金属绕线228 接触垫230 凸块(或铜柱凸块)112/114/214 翘曲控制切痕218/224 介电层50a～50d 第一方向切割道区域60a～60c 第二方向切割道区域具体实施方式接下来的详细说明须参考相关附图所示内容，用来说明可依据本专利技术具体实施的实施例。这些实施例提供足够的细节，可使本领域中的技术人员充分了解并具体实施本专利技术。在不悖离本专利技术的范围内，可做结构、逻辑和电性上的修改应用在其他实施例上。因此，接下来的详细描述并非用来对本专利技术加以限制。本专利技术涵盖的范围由其权利要求界定。与本专利技术权利要求具同等意义者，也应属本专利技术涵盖的范围。本专利技术实施例所参照的附图为示意图，并未按比例绘制，而且相同或类似的特征通常以相同的附图标记描述。在本说明书中，“晶粒(die)”、“半导体芯片(semiconductor chip)”与“半导体晶粒(semiconductor die)”具有相同含意，可以交替使用。图1到图5为根据本专利技术实施例一的示意性剖面图，以优先安装芯片(chip-first method)的工序步骤，制作一扇出晶圆级封装的方法。如图1所示，半导体芯片10以主动面11朝下面对载体4的方式，分别安装到载体4上。每一主动面11包括输入/输出(I/O)接垫120。重新排列好的半导体芯片10可以通过黏合带6固定在载体4上，但并不限于此。如图2所示，接着在半导体芯片10上形成成型模料110，然后进行成型模料110的固化工艺。成型模料110的材料可以选用一般半导体封装工艺中广泛使用的环氧树脂材料。如图3所示，固化工艺完成后，移除载体4与黏合带6。成型模料110的上表面12被暴露出来。到目前阶段，半导体芯片10被嵌入在成型模料110中，而且半导体芯片10的主动面11自成型模料的上表面12暴露出来，主动面11上的输入/输出(I/O)接垫120也暴露出来提供后续连接使用。根据所述实施例，成形模料110的上表面12大致上与半导体芯片10的主动面11等高齐平。接着，如图4A所示，进行一预切割工艺，在成型模料110的上表面12中形成多个翘曲控制切痕112。根据所述实施例，可用刀片、锯子或雷射切割形成翘曲控制切痕112，但并不限于此。最佳实施例中，翘曲控制切痕112的深度小于成型模料110的厚度。翘曲控制切痕112可释放由于热膨胀系数(CTE)不同而产生的应力，因此可减少或抑制晶圆或封装发生翘曲的情况，因而使扇出晶圆级封装具有更好的可靠度。根据所述实施例，翘曲控制切痕112仅位于芯片与芯片之间的切割道区域
内而且仅位于成型模料110的上表面12。须了解的是，翘曲控制切痕112可以是沿着切割路径连续或不连续的切痕。如图6A所示的实施例二中，半导体芯片10之间包括第一方向(参考x-轴方向)的切割道区域50a～50d，与第二方向(参考y-轴方向)的切割道区域60a～60c。根据所述实施例，成型模料110的上表面12上的翘曲控制切痕112不一定形成在每一个切割道区域内。例如，图6A中，仅切割道区域50a、50b、50d和60a、60c具有翘曲控制切痕112。如图6B所示的实施例三中，晶圆具有一周围环型结构80。周围环型结构80是成型模料110位于晶圆边缘的连续环形部分，形成翘曲控制切痕112时会避开周围环型结构80区域，因此周围环型结构80并不具有翘曲控制切痕112，可以提供晶圆较好的支撑力。根据本专利技术另一实施例，如图4B所示，进行另一预切割工艺，在成型模料110的下表面13切割出多个翘曲控制切痕114。值得注意的是，翘曲控制切痕114可位于半导体芯片10下方区域的成型模料110中，只要不让半导体芯片本文档来自技高网...

【技术保护点】
一种半导体封装，其特征在于，包括:一半导体芯片，具有一主动面，其中至少一接垫设置在所述半导体芯片的所述主动面上；一成型模料，覆盖住所述半导体芯片的除了所述主动面的其他部分，其中所述成型模料具有与所述半导体芯片的所述主动面等高的一上表面；一重布线层，直接位于所述成型模料的所述上表面与所述半导体芯片的所述主动面上；以及一翘曲控制切痕，切入所述成型模料中，并且靠近所述半导体芯片。

【技术特征摘要】
2015.05.25 US 14/720,8441.一种半导体封装，其特征在于，包括:一半导体芯片，具有一主动面，其中至少一接垫设置在所述半导体芯片的所述主动面上；一成型模料，覆盖住所述半导体芯片的除了所述主动面的其他部分，其中所述成型模料具有与所述半导体芯片的所述主动面等高的一上表面；一重布线层，直接位于所述成型模料的所述上表面与所述半导体芯片的所述主动面上；以及一翘曲控制切痕，切入所述成型模料中，并且靠近所述半导体芯片。2.根据权利要求1所述的半导体封装，其特征在于，所述接垫包括一输入/输出接垫。3.根据权利要求1所述的半导体封装，其特征在于，所述重布线层将所述接垫重新设布至一位于所述半导体芯片边缘...

【专利技术属性】
技术研发人员：管式凡，施能泰，
申请(专利权)人：华亚科技股份有限公司，
类型：发明
国别省市：中国台湾;71