半导体封装结构制造技术

本发明专利技术提供了一种半导体封装结构。其包括：模塑料，具有切割道区域；半导体晶粒，设置在该模塑料中并且该切割道区域围绕该半导体晶粒，其中，半导体晶粒具有第一表面和相对于该第一表面的第二表面；以及重分布层结构，设置在该半导体晶粒的该第一表面上并且覆盖该模塑料，其中该重分布层结构具有对齐该切割道区域的第一开口。本发明专利技术实施例的半导体封装结构，具有较好的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体
，尤其涉及一种具有高可靠性的扇出晶圆级封装结构。
技术介绍
近年来，由于电子产品已变得具有越来越多的功能并且尺寸已按比例缩小，因此希望半导体设备的制造商将更多的设备形成于单块半导体晶圆上，从而可以使得含有这些设备的电子产品更加紧凑。作为对此种希望的响应，已经发展了PoP(Package-on-Package，封装上封装或堆叠封装)技术和WLP(WaferLevelPackage，晶圆级封装)技术。PoP技术使得两个或者更多的封装能够使用他们之间的标准界面来安装(即堆叠)在彼此的顶上，从而能够在他们之间路由信号。此种方式允许电子产品具有更高的元件密度，电子产品诸如为移动电话、个人数字助理(PersonalDigitalAssistant，PDA)及数字相机。另外，在WLP中，晶粒可以与封装具有相同的尺寸。但是，在利用PoP和/或WLP技术来制造半导体封装的同时，可能出现一些问题。例如，在执行切割(dicing)工艺以产生单个的封装结构时，在封装结构中形成的含有聚合物的互连层(有时也被称为RDL(RedistributionLayer，重分布层))可能会污染机械锯(mechanicalsaw)，并且该切割也可能导致互连层破裂。因此，增加了制造成本。另外，在半导体封装的制造中，用于晶粒附着的结合力不足和模塑料与模塑料中的通孔之间的附着力较差均会降低半导体封装结构的可靠性、良品率和生产量。如此，期望一种创新的半导体封装结构。
技术实现思路
有鉴于此，本专利技术实施例提供了一种半导体封装结构，可以提高其可靠性。本专利技术实施例提供了一种半导体封装结构，包括：模塑料，具有切割道区域；半导体晶粒，设置在该模塑料中并且该切割道区域围绕该半导体晶粒，其中，该半导体晶粒具有第一表面和相对于该第一表面的第二表面；以及重分布层结构，设置在该半导体晶粒的该第一表面上并且覆盖该模塑料，其中该重分布层结构具有对齐该切割道区域的第一开口。其中，该第一开口穿透该重分布层结构，并且该第一开口露出对应该切割道区域的该模塑料。其中，该第一开口具有位于该重分布层结构中的底部。其中，该第一开口的宽度介于1微米～100微米之间。其中，进一步包括：黏合层，设置在该半导体晶粒的该第二表面上。其中，该黏合层为U形并且具有板状部及壁部，该壁部位于该板状部的边缘并且该壁部覆盖该半导体晶粒的部分侧壁。其中，该壁部的高度介于1微米～20微米之间。其中，该模塑料围绕该壁部，或者该壁部设置在该模塑料上。其中，进一步包括：第一保护层，设置在该半导体晶粒的该第二表面及该模塑料的上方，并且该黏合层位于该第一保护层与该半导体晶粒之间。其中，进一步包括：通孔结构，穿过该模塑料并且电性耦接至该重分布层结构；第二保护层，设置在该第一保护层与该黏合层之间，用于保护该黏合层。其中，该第一与第二保护层分别具有第二开口，并且该第二开口露出该通孔结构。其中，进一步包括：通孔结构，穿过该模塑料并且电性耦接至该重分布层结构。其中，进一步包括：阻挡层，设置在该模塑料与该通孔结构之间，用于阻止该模塑料和该通孔结构彼此脱层。其中，该阻挡层包括：氧化铜、氧化钛、氧化铝、氧化硅、碳化硅或者氮氧化硅。其中，该重分布层结构包括：光敏材料。本专利技术实施例的有益效果是：以上的半导体封装结构，其重分布层结构具有对齐切割道区域的开口，因此该开口可以防止重分布层结构在执行切割工艺时破裂，从而提高半导体封装结构的可靠性。附图说明通过阅读接下来的详细描述以及参考附图的例子可以更加完整地理解本专利技术，其中：图1至图7分别为根据本专利技术不同实施例的半导体封装结构的横截面示意图。具体实施方式以下描述仅是出于说明本专利技术一般原理的目的，而不应视为限制。本专利技术的范围可参考所附的权利要求来确定。参考特定实施例及确定的附图来描述本专利技术，但是本专利技术不限制于此，并且本专利技术仅由权利要求来限定。描述的附图仅是示意图而非限制。在附图中，出于说明目的而夸大了某些元件的尺寸，并且某些元件的尺寸并非按比例绘制。图示中的尺寸及相对尺寸不对应本专利技术实践中的真实尺寸。图1为根据本专利技术一些实施例的半导体封装结构10的横截面示意图。在一些实施例中，该半导体封装结构10为晶圆级半导体封装结构，例如扇出晶圆级半导体封装结构。在本实施例中，该扇出晶圆级半导体封装结构可以包括：片上系统(SystemOnChip，SOC)封装结构和垂直地堆叠于其上的动态随机存取存储器(DynamicRandomAccessMemory，DRAM)封装结构(未示出)。参考图1，该半导体封装结构安装于基底(未示出)上，诸如印刷电路板(PrintedCircuitBoard，PCB)，该基底可以由聚丙烯(polypropylene，PP)形成。在一些实施例中，该基底作为封装基底并且可以为单层或者多层结构。导电垫及电性耦接至导电垫的导电线路(trace)一般设置在基底的顶面或者基底中。在此情形中，导电线路可以用于半导体封装结构10的输入/输出(Input/output，I/O)连接。在一实施例中，半导体封装结构10直接安装于导电线路上。半导体封装结构10通过接合工艺安装于基底上。例如，半导体封装结构10包括：多个导电结构122，通过该接合工艺安装于基底上并电性耦接至基底。在一些实施例中，导电结构122包括：导电凸块(诸如铜凸块或者焊料凸块)，导电柱或者导电膏(conductivepaste)结构。在本实施例中，半导体封装结构10包括：模塑料100，半导体晶粒200(诸如SOC晶粒)，以及RDL结构102。该模塑料100中具有切割道区域(dicinglaneregion)L。在一些实施例中，该模塑料100可以由环氧树脂、树脂、可塑聚合物或者类似物形成。该模塑料100可以在实质为液体时应用，然后通过化学反应固化，诸如在环氧树脂或者树脂中。在一些其他实施例中，模塑料100可以为紫外(ultraviolet，UV)或者热固化的聚合物，作为能够设置在半导体晶粒200周围的凝胶或者可塑固体来应用该聚合物，接着通过UV或者热固化工艺固化该聚合物。模塑料100可以按照模型(未示出)来固化。在一些实施例中，半导体晶粒200设置在模塑料100中并且切割道区域L围绕该半导体晶粒200。该半导体晶粒200具有第一表面200a与相对于该第一表面200a的第二表面200b。该第一与第二表面200a、200b可以从该模塑料100中露出。另外，该半导体晶粒200可以包括：接垫201，电性连接至半导体晶粒200中的电路(未示出)。在一些实施例中，该半导体晶粒200(诸如SOC晶粒)可以包括：逻辑晶粒，该逻辑晶粒包括：中央处理单元(CentralProcessingUnit，CPU)、图形处理单元(GraphicsProcessingUnit，GPU)、DRAM控制器或者他们的任意组合。在一些实施例中，半导体晶粒200的接垫201接触对应的导电结构203(例如导电凸块、导电柱或者焊膏)，并且导电结构203设置在钝化层205中并且位于该第一表面200a上。在一些实施例中，RDL结构102，也称为扇出结构，设置在半导体晶粒200的第一表面200a上(例如通过钝化层205和导电结构203设置在第一表面20本文档来自技高网...

【技术保护点】
一种半导体封装结构，其特征在于，包括：模塑料，具有切割道区域；半导体晶粒，设置在该模塑料中并且该切割道区域围绕该半导体晶粒，其中，该半导体晶粒具有第一表面和相对于该第一表面的第二表面；以及重分布层结构，设置在该半导体晶粒的该第一表面上并且覆盖该模塑料，其中该重分布层结构具有对齐该切割道区域的第一开口。

【技术特征摘要】
2015.10.05 US 62/237,233;2015.10.05 US 62/237,239;1.一种半导体封装结构，其特征在于，包括：模塑料，具有切割道区域；半导体晶粒，设置在该模塑料中并且该切割道区域围绕该半导体晶粒，其中，该半导体晶粒具有第一表面和相对于该第一表面的第二表面；以及重分布层结构，设置在该半导体晶粒的该第一表面上并且覆盖该模塑料，其中该重分布层结构具有对齐该切割道区域的第一开口。2.如权利要求1所述的半导体封装结构，其特征在于，该第一开口穿透该重分布层结构，并且该第一开口露出对应该切割道区域的该模塑料。3.如权利要求1所述的半导体封装结构，其特征在于，该第一开口具有位于该重分布层结构中的底部。4.如权利要求1所述的半导体封装结构，其特征在于，该第一开口的宽度介于1微米～100微米之间。5.如权利要求1所述的半导体封装结构，其特征在于，进一步包括：黏合层，设置在该半导体晶粒的该第二表面上。6.如权利要求5所述的半导体封装结构，其特征在于，该黏合层为U形并且具有板状部及壁部，该壁部位于该板状部的边缘并且该壁部覆盖该半导体晶粒的部分侧壁。7.如权利要求6所述的半...

【专利技术属性】
技术研发人员：刘乃玮，林子闳，彭逸轩，萧景文，黄伟哲，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71