本发明专利技术提供了一种半导体封装，包括：封装基板和半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；该半导体裸晶装配在该封装基板的该第一表面上。该半导体裸晶包括第一凸块接垫、第二凸块接垫、设置在该第一凸块接垫上的第一通孔和设置在该第二凸块接垫上的第二通孔；其中，该第一凸块接垫和该第二凸块接垫设置在该半导体裸晶的活性表面上，以及，该第一通孔的直径小于该第二通孔的直径。采用本发明专利技术，可以提高半导体封装体的电气特性。
【技术实现步骤摘要】
本专利技术涉及半导体封装领域，更特别地，涉及一种具有混合的通孔或凸块接垫尺寸的半导体封装。
技术介绍
为了确保电子产品或通信设备的小型化和多功能性，通常要求半导体封装具有小尺寸、多针连接(mult1-pin connect1n)、高速和高功能化的特性。输入-输出(Input-Output, I/O)引脚数量的增加连同对高性能集成电路的需求的增加，导致了倒装芯片(flip chip)封装的发展。倒装芯片技术通常使用芯片上的焊接凸块(solder bump)来互连封装媒介，如封装基板。倒装芯片经过最短的路径正面朝下的接合至封装基板。这些技术可以不仅适用于单芯片封装，而且还可以适用于更高集成度的封装(该封装更大)以及更加复杂的基板中，其中，该基板能够容纳几个芯片以形成更大的功能单元。使用面积阵列(area array)的倒装芯片技术具有能够实现与设备的更高密度互连及与封装体的非常低的电感互连的优点。最近，提出了一种铜柱凸块(copper pillar bump)技术。电子元件通过铜柱凸块而非焊接凸块(solder bump)的方式与基板连接，这样能使得间距更小，且使得凸块之间的桥接的可能性降为最低，降低了电路的电容负担以及允许电子元件在更高频率上操作。然而，现有技术中，利用铜柱凸块的传统倒装芯片封装均由具有单一的铜柱尺寸(single copper pillar size)来实现，即封装体中所有铜柱的尺寸均相同，这导致半导体封装的电气特性受到限制。
技术实现思路
有鉴于此，本专利技术的目的之一在于提供一种半导体封装，以解决上述问题。根据本专利技术的一实施例，半导体封装包括封装基板和半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；该半导体裸晶装配在该封装基板的该第一表面上。该半导体裸晶包括在该半导体裸晶的活性表面上的多个第一凸块接垫和多个第二凸块接垫、在该多个第一凸块接垫上的多个第一通孔以及在该多个第二凸块接垫上的多个第二通孔。每个第一通孔的直径小于每个第二通孔的直径。根据本专利技术的一实施例，该多个第一通孔和该多个第二通孔是铜柱。根据本专利技术的一实施例，该半导体封装还包括填充层，该填充层设置在该半导体裸晶和该封装基板之间，以环绕该多个第一通孔和该多个第二通孔。根据本专利技术的另一实施例，半导体封装包括封装基板和半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；以及，该半导体裸晶装配在该封装基板的该第一表面上。该半导体裸晶包括在该半导体裸晶的活性表面上的多个第一凸块接垫和多个第二凸块接垫、在该多个第二凸块接垫上的多个通孔。该第一凸块接垫的接垫尺寸小于该第二凸块接垫的接垫尺寸。根据本专利技术的另一实施例，半导体封装包括封装基板、第一半导体裸晶和第二半导体裸晶，该封装基板具有第一表面和与该第一表面相对的第二表面；该第一半导体裸晶装配在该封装基板的该第一表面上；以及，该第二半导体裸晶装配在该封装基板的该第一表面上。其中，该第一半导体裸晶包括在该第一半导体裸晶的活性表面上的多个第一凸块接垫和多个第二凸块接垫、在该多个第一凸块接垫上的多个第一通孔以及在该多个第二凸块接垫上的多个第二通孔。该第一通孔的直径小于该第二通孔的直径。在其中一种实现方式中，该第二半导体裸晶包括在该第二半导体裸晶的活性表面上的多个第三凸块接垫和多个第四凸块接垫、在该多个第三凸块接垫上的多个第三通孔以及在该多个第四凸块接垫上的多个第四通孔；其中，该第三通孔的直径小于该第四通孔的直径。在另一种实现方式中，该多个第一凸块接垫、该多个第一通孔、该多个第三凸块接垫和该多个第三通孔通过金属线形成该第一半导体裸晶和该第二半导体裸晶之间的裸晶至裸晶连接；其中，该金属线位于该封装基板中或该封装基板上。采用本专利技术，可以提高半导体封装的电气特性。本领域技术人员在阅读附图所示优选实施例的下述详细描述之后，可以毫无疑义地理解本专利技术的这些目的及其它目的。【附图说明】图1是根据本专利技术一实施例的多裸晶倒装芯片封装的截面示意图；图2是根据本专利技术一实施例的第一裸晶的活性表面上的一种布局示意图；图3示出了根据本专利技术另一实施例的一种倒装芯片封装的有关部分的截面示意图。【具体实施方式】应当理解的是，以下公开的内容提供了许多不同的实施例或示例，用于实现各种实施例的不同特征。为了简化本专利技术，各元件及安排的具体实例描述如下。这些仅仅是示例，并不旨在进行限制。另外，本专利技术可以在各种示例中重复附图标记和/或字母。这种重复是为了简化和清楚的目的，其本身并不表示所讨论的各种实施例和/或配置之间的关系。此外，后附的描述中在第二特征上形成的第一特征可以包括与第二特征直接接触或非直接接触所形成的第一特征的实施方式。以下描述为本专利技术实施的较佳实施例。以下实施例仅用来例举阐释本专利技术的技术特征，并非用来限制本专利技术的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及权利要求书并不以名称的差异来作为区别元件的方式，而是以元件在功能上的差异来作为区别的基准。本专利技术中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。在通篇说明书中，所使用的术语“裸晶(die) ”、“半导体芯片(semiconductorchip) ”和“半导体裸晶(semiconductor die)”可以互换。在集成电路背景下的裸晶是一小块的半导体材料，给定的功能电路在该裸晶上实现(fabricate)。图1是根据本专利技术一实施例的多裸晶倒装芯片封装(mult1-die flip-chippackage)的截面示意图。如图1所示，多裸晶倒装芯片封装I包括第一裸晶10和第二裸晶20，第一裸晶10和第二裸晶20的活性表面(active surface)均面向封装基板(packagingsubstrate) 30的第一表面30a。封装基板30的前述第一表面30a也可以被定义为“芯片侧”。根据本专利技术实施例，第一裸晶10可以通过多个通孔(via) 111和112装配至封装基板30的第一表面30a，如铜孔(copper via)或铜柱(copper pillar);以及，第二裸晶20可以通过多个通孔211和212装配至封装基板30的第一表面30a，如铜孔或铜柱。为便于描述，部分实施例中的通孔以铜柱为例进行说明。封装基板30可以是塑料基板(plastic substrate)、陶瓷基板(ceramicsubstrate)或娃基板(如中介层interposer)。根据本专利技术实施例，例如，封装基板30可以具有从双面覆铜板(Copper Clad Laminat1n,CCL)开始制作的叠层塑料结构，但本专利技术并不限于此情形。应当理解的是，封装基板30可以具有多个金属配线层(multiple metalwiri本文档来自技高网...
【技术保护点】
一种半导体封装，其特征在于，包括：封装基板，具有第一表面和与该第一表面相对的第二表面；半导体裸晶，装配在该封装基板的该第一表面上；其中，该半导体裸晶包括第一凸块接垫、第二凸块接垫、在该第一凸块接垫上的第一通孔和在该第二凸块接垫上的第二通孔；该第一凸块接垫和该第二凸块接垫在该半导体裸晶的活性表面上；其中，该第一通孔的直径小于该第二通孔的直径。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：方家伟，林子闳，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。