半导体器件制造技术

本发明专利技术提供一种半导体器件，其目的在于，抑制半导体器件的可靠性降低。半导体器件具有：形成在陶瓷衬底(CS1)上的多个金属图案(MP)；和搭载在多个金属图案(MP)中的一部分上的半导体芯片(CP)。另外，在多个金属图案(MP)的周缘部形成有多个凹部(DP)。另外，在多个金属图案(MP)中的与半导体芯片(CP)重叠的区域不形成多个凹部(DP)。另外，在多个金属图案(MP)中的、配置在最靠近陶瓷衬底(CS1)的上表面(CSt)的周缘部的位置的多个金属图案(MPT)上设置有多个凹部(DP)。

【技术实现步骤摘要】

本专利技术涉及半导体器件，例如涉及应用于隔着多个金属图案将多个半导体芯片搭载在陶瓷衬底上的半导体器件的有效的技术。
技术介绍
在日本特开2009-94135号公报(专利文献1)中记载了如下实施方式：在设置于陶瓷衬底上的导体图案中形成凹坑，将用于搭载半导体芯片的焊料层也填充到凹坑内。现有技术文献专利文献专利文献1：日本特开2009-94135号公报存在隔着导体图案将多个半导体芯片搭载在陶瓷衬底上的半导体器件。由于陶瓷衬底的高频特性和热传导率优良，所以被用于例如电力转换装置等的功率类(电力控制类)的半导体器件。在使用了陶瓷衬底的半导体器件中，将多个半导体芯片和外部输入输出端子连接到在陶瓷衬底上接合的金属图案。然而，了解到由于陶瓷材料和金属材料的线性膨胀系数之差大，所以当使用了陶瓷衬底的半导体器件的环境温度发生变化时，有时金属图案会从陶瓷衬底剥离。
技术实现思路
其他的课题和新的特征从本说明书的记载及附图明确。一实施方式的半导体器件具有：形成在陶瓷衬底上的多个金属图案；和搭载在上述多个金属图案中的一部分上的多个半导体芯片。另外，在上述多个金属图案的周缘部上形成有多个凹部。另外，在上述多个金属图案中的与上述多个半导体芯片重叠的区域不形成上述多个凹部。另外，在上述多个金属图案中的、配置在最靠近上述陶瓷衬底的第一面的周缘部的位置的上述多个金属图案上设置有上述多个r>凹部。专利技术的效果根据上述一实施方式，能够提高半导体器件的可靠性。附图说明图1是表示组装有实施方式的半导体器件的电力转换系统的结构例的说明图。图2是表示图1所示的半导体器件的外观的立体图。图3是表示图2所示的半导体器件的背面侧的俯视图(平面图)。图4是沿着图3的A-A线的剖视图。图5是表示图3所示的陶瓷衬底的上表面侧的布局的俯视图。图6是示意地表示图5所示的多个半导体芯片所构成的逆变器电路的说明图。图7是放大表示图5所示的半导体芯片的周边的放大俯视图。图8是沿着图7的A-A线的放大剖视图。图9是表示图5所示的多个金属图案的布局的俯视图。图10是放大表示图5所示的多个半导体芯片中的低压侧的半导体芯片的周边的放大俯视图。图11是沿着图10的A-A线的放大剖视图。图12是表示与图10对应的研究例的俯视图。图13是放大表示图5所示的多个半导体芯片中的高压侧的半导体芯片的周边的放大俯视图。图14是放大表示作为图13的变形例的半导体器件的高压侧的半导体芯片的周边的放大俯视图。图15是放大表示作为图13的另一个变形例的半导体器件的高压侧的半导体芯片的周边的放大俯视图。图16是表示作为图9的变形例的多个金属图案的布局的俯视图。图17是表示作为图9的另一个变形例的多个金属图案的布局的俯视图。图18是表示作为图9的另一个变形例的多个金属图案的布局的俯视图。图19是示意地表示将图9所示的多个凹部规则地设置在金属图案的周缘部的例子的俯视图。图20是沿着图19的A-A线的放大剖视图。图21是表示图20的变形例的放大剖视图。图22是表示图19的变形例的俯视图。图23是表示图2所示的半导体器件的组装流程的说明图。附图标记说明：BD1粘接材料BW、BW2、BWG、BWL、BWO、BWT导线(导电性部件)CAP1电容器CD、CP、CTH、CTL半导体芯片CMD控制电路CNV变压器电路CPb下表面CPt上表面CS1、CS2、CS3、CS4、CS5陶瓷衬底CSb下表面CSs1、CSs2、CSs3、CSs4衬底边CSt上表面CV盖部件(帽，盖罩部件)CVb下表面CVs1、CVs2、CVs3、CVs4边CVt上表面D1二极管DP、DP1、DP2、DP3、DP4凹部DTC配电电路E1、E2电位FLG凸缘部HT、LD、LT端子INV逆变器电路MG封固材料MHs1、MHs2、MLs1、MLs2、MPs1、MPs2、MPs3、MPs4、MUs1、MUs2、MVs1、MVs2、MWs1、MWs2边MP、MP1、MP2、MP3、MPB、MPH、MPL、MPT、MPU、MPV、MPW金属图案MPb下表面MPc角部MPm上表面PDA、PDC、PDE、PDG、PDK电极PKG1、PKG2、PKG3、PKG4半导体器件PKT收容部(兜部)Q1晶体管SCM太阳能电池模块SD焊料THH、THL贯穿孔UT、VT、WT输出端子VL1假想线(中心线)具体实施方式(本申请中的记载形式、基本的术语、用法的说明)在本申请中，实施方式的记载根据需要为了方便分成多个段落等进行记载，但除了特别说明不是这样的情况以外，它们并不是相互独立的，无论记载的先后，单一例子的各部分的一方是另一方的一部分的详细情况或者一部分或全部的变形例等。另外，作为原则，省略同样部分的重复说明。另外，实施方式中的各结构要素除了特别说明不是这样的情况、理论上限定其数的情况及从上下文明确不是这样的情况以外，并不是必要的。同样地在实施方式等的记载中，关于材料、组分等，当提到“由A构成的X”等时，除了特别说明不是这样的情况及从上下文明确不是这样的情况以外，也不排除包含A以外的要素在内的结构。例如，关于成分，是“将A作为主要成分包含的X”等的意思。例如，当提到“硅部件”等时，也不限于纯硅，当然也可以是包含将SiGe(硅锗)合金或其他硅作为主要成分的多元合金、以及其他的添加物等在内的部件。另外，当提到镀金、Cu(铜)层、镀镍等时，除了特别说明不是这样的情况以外，也不仅是纯金属，还包含分别将金、Cu、镍等作为主要成分的部件。而且，在提到特定的数值、数量时，除了特别说明不是这样的情况、理论上限定于该数的情况及从上下文明确不是这样的情况以外，也可以采用超过该特定的数值的数值，也可以采用小于该特定的数值的数值。另外，在实施方式的各图中，同一或同样的部分用同一或类似的标附图记或参照编号表示，原则上不重复说明。另外，在附图中，在变得繁琐的情况或与空隙的区分是明确的情况下，即便是剖面，有时也省略剖面线等。与其相关联地，在从说明等明确的情况下等，即便是在俯视下本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，具有：陶瓷衬底，其具有第一面及位于所述第一面的相反侧的第二面；多个金属图案，其具有与所述陶瓷衬底的所述第一面相对接触的第三面及位于所述第三面的相反侧的第四面；和多个半导体芯片，其搭载在所述多个金属图案中的一部分，所述多个金属图案具有：第一金属图案，其具有第一边，并搭载有所述多个半导体芯片中的第一半导体芯片；和第二金属图案，其具有与所述第一金属图案的所述第一边相对的第二边，并且与所述第一金属图案分离，所述第一半导体芯片的第一电极和所述第二金属图案经由与所述第一边及所述第二边交叉地延伸的第一导电性部件电连接，在所述多个金属图案的所述第四面的周缘部形成有从所述第四面侧朝向所述第三面侧凹陷的多个凹部，所述多个凹部未设置在与所述多个半导体芯片重叠的区域及所述第一半导体芯片和所述第一金属图案的所述第一边之间的区域，而设置在所述多个金属图案中的第三金属图案上，所述第三金属图案配置在最接近所述陶瓷衬底的所述第一面的周缘部的位置。

【技术特征摘要】
2014.09.30 JP 2014-1998221.一种半导体器件，其特征在于，具有：
陶瓷衬底，其具有第一面及位于所述第一面的相反侧的第二面；
多个金属图案，其具有与所述陶瓷衬底的所述第一面相对接触的
第三面及位于所述第三面的相反侧的第四面；和
多个半导体芯片，其搭载在所述多个金属图案中的一部分，
所述多个金属图案具有：
第一金属图案，其具有第一边，并搭载有所述多个半导体芯片中
的第一半导体芯片；和
第二金属图案，其具有与所述第一金属图案的所述第一边相对的
第二边，并且与所述第一金属图案分离，
所述第一半导体芯片的第一电极和所述第二金属图案经由与所
述第一边及所述第二边交叉地延伸的第一导电性部件电连接，
在所述多个金属图案的所述第四面的周缘部形成有从所述第四
面侧朝向所述第三面侧凹陷的多个凹部，
所述多个凹部未设置在与所述多个半导体芯片重叠的区域及所
述第一半导体芯片和所述第一金属图案的所述第一边之间的区域，而
设置在所述多个金属图案中的第三金属图案上，所述第三金属图案配
置在最接近所述陶瓷衬底的所述第一面的周缘部的位置。
2.如权利要求1所述的半导体器件，其特征在于，
在所述第二金属图案上搭载有与所述第二金属图案电连接的外
部端子。
3.如权利要求1所述的半导体器件，其特征在于，
在所述第三金属图案上，通过焊料搭载有线性膨胀系数比所述多
个半导体芯片大且延伸到比所述多个半导体芯片的各自的上表面高
的位置的部件，
所述多个凹部设置在所述部件的周围。
4.如权利要求1所述的半导体器件，其特征在于，
所述陶瓷衬底的所述第一面具有沿第一方向延伸的第一衬底边、
位于所述第一衬底边的相反侧的第二衬底边、沿着与所述第一方向交
叉的第二方向延伸的第三衬底边及位于所述第三衬底边的相反侧的
第四衬底边，
所述第三金属图案沿着所述陶瓷衬底所具有的四个边中的所述
第一衬底边及所述第二衬底边分别设置有多个，
在多个所述第三金属图案的每一个上，所述多个凹部设置在与所
述陶瓷衬底的周缘部相对接近的边上。
5.如权利要求1所述的半导体器件，其特征在于，
所述陶瓷衬底的所述第一面具有沿第一方向延伸的第一衬底边、
位于所述第一衬底边的相反侧的第二衬底边、沿着与所述第一方向交
叉的第二方向延伸的第三衬底边及位于所述第三衬底边的相反侧的
第四衬底边，
所述第三金属图案沿着所述陶瓷衬底所具有的四个边中的所述
第一衬底边及所述第二衬底边分别设置有多个，
所述第一金属图案具有位于所述第一边的相反侧的第三边，
所述多个金属图案具有第四金属图案，该第四金属图案具有与所
述第一金属图案的所述第三边相对的第四边，并且与所述第一金属图
案分离，
在所述第四金属图案上搭载有所述多个半导体芯片中的第二半
导体芯片，
所述第二半导体芯片的第二电极和所述第一金属图案经由与所
述第三边及所述第四边交叉地延伸的第二导电性部件电连接，
连接所述第一半导体芯片的所述第一电极和所述第二金属图案
的所述第一导电性部件的延伸距离比连接所述第二半导体芯片的所
述第二电极和所述第一金属图案的所述第二导电性部件的延伸距离
短。
6.如权利要求5所述的半导体器件，其特征在于，
在所述第二金属图案上搭载有与所述第二金属图案电连接的外

\t部端子，
在所述第一金属图案上未搭...

【专利技术属性】
技术研发人员：舩津胜彦，佐藤幸弘，金泽孝光，小井土雅宽，田谷博美，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP